在內存價格持續的下滑過程中，3D NAND供應商繼續相互競爭，迎接下一代技術，面臨多項挑戰和可能的未來發展。
美光，三星，SK海力士和東芝-西部數據兩家公司正在路線圖的下一個節點上開發3D NAND產品。另一方面，長江存儲也於近日宣佈量產64層3D NAND Flash，英特爾也在大力發展基於3D Xpoint的存儲產品。分析師表示，目前，英特爾正在評估其在這個市場虧損的3D NAND業務，並正在考慮尋找新的NAND合作伙伴或退出市場。尚未做出任何決定。
儘管如此，3D NAND市場可能會在技術和成本挑戰中成為一場消耗戰。有些人會跟上路線圖，這個路線圖至少延伸到2024年，甚至可能超出路線圖，而其他路線圖可能會落後或退出競爭。
3D NAND是當今平面NAND 閃存的後續產品，用於存儲應用，如智能手機和固態存儲驅動器（SSD）。與平面NAND（2D結構）不同，3D NAND類似於垂直摩天大樓，其中水平層的存儲器單元被堆疊，然後使用微小的垂直通道連接。
在內存價格持續的下滑過程中，3D NAND供應商繼續相互競爭，迎接下一代技術，面臨多項挑戰和可能的未來發展。
美光，三星，SK海力士和東芝-西部數據兩家公司正在路線圖的下一個節點上開發3D NAND產品。另一方面，長江存儲也於近日宣佈量產64層3D NAND Flash，英特爾也在大力發展基於3D Xpoint的存儲產品。分析師表示，目前，英特爾正在評估其在這個市場虧損的3D NAND業務，並正在考慮尋找新的NAND合作伙伴或退出市場。尚未做出任何決定。
儘管如此，3D NAND市場可能會在技術和成本挑戰中成為一場消耗戰。有些人會跟上路線圖，這個路線圖至少延伸到2024年，甚至可能超出路線圖，而其他路線圖可能會落後或退出競爭。
3D NAND是當今平面NAND 閃存的後續產品，用於存儲應用，如智能手機和固態存儲驅動器（SSD）。與平面NAND（2D結構）不同，3D NAND類似於垂直摩天大樓，其中水平層的存儲器單元被堆疊，然後使用微小的垂直通道連接。
圖1：什麼是3D NAND？資料來源：Lam Research
在研發方面，供應商也在研究500層3D NAND，這將在2024年的時間框架內完成。該行業還在使用新的芯片堆疊和粘合技術開發500層以上的器件。但是，要在128層以上擴展3D NAND，供應商需要新的設備和材料，更多的晶圓廠以及數十億美元的資金。
今天，供應商正在加速96層3D NAND。例如，Toshiba-Western Digital duo的96層設備是512Gbit設備，比特密度為5.95Gbit / mm2。相比之下，64層是256Gbit器件，芯片尺寸為75.2mm2，位密度為3.40Gbit / mm2。
路線圖上的下一項技術是128層，這將在年底前完成。最近，Toshiba-WD描述了世界上第一個128層器件，一個三級單元512Gbit產品，其位密度為7.80Gbit / mm2。“今年可能有可能在今年第三季度或第四季度結束時使用128，儘管這是一個定製樣本，但不是大規模生產。批量生產應該在明年初。然後，你有192.這可能是三堆，“TechInsights的Choe說。
但是，在3D NAND縮放中，每比特的成本效益不那麼顯著。“當你進入96層時，成本降低可能是10%到15%。國際商業策略公司（IBS）首席執行官漢德爾•瓊斯（handel jones）表示：“當你進入128層時，這一比例可能會再高出5%。
3D NAND縮放方法
與此同時，其他參與者將在128層及更高層面推進3D NAND，但它不會那麼簡單。美光科技公司高級技術總監Ceredig Roberts說：“超過96層，我們預計不斷擴大，同時增加層數和減少電池尺寸。” “隨著我們擴大單元尺寸，繼續擴展NAND的主要挑戰將是保持單元性能和可靠性。這包括減少電池電流的減少以及未來節點的芯片和晶圓應力水平的增加。“
在晶圓廠中，3D NAND與平面NAND不同。在2D NAND中，該過程取決於使用光刻縮小尺寸。光刻仍然用於3D NAND，但它不是最關鍵的一步。因此，對於3D NAND，挑戰從光刻轉向沉積和蝕刻。
要製造3D NAND，供應商有多種選擇。最初的製造決策之一是確定哪種縮放方法是最佳路徑。為此，有兩種方法-單層或串堆疊。
在96層器件中，有些器件在同一芯片上堆疊所有96層。這被稱為單層方法。其他人正在使用字符串堆疊 例如，在96層器件中，一些器件將兩個48層器件堆疊在一起，它們用絕緣層隔開。
在工廠中，字符串堆疊是一種相對容易的方法。但是，在字符串堆疊中，供應商正在製作兩個設備。實際上，供應商將步驟數量增加了一倍，這轉化為成本和週期時間。
“公司有不同的策略。有些人寧願使用現有設備，然後進行多層集成。多層集成需要更多的流程步驟，但它們可以快速進入市場。單層可以節省處理步驟的數量，但開發此類設備和流程需要一點時間，“ 應用材料公司內存技術總經理Gill Lee說。
在128層，供應商將使用這兩種方法。大多數將相互堆疊兩個64層設備。相比之下，三星計劃使用128層的單層方法。
目前，128層代表了單層方法的限制，除非該行業出現了新的突破。因此，字符串堆疊將成為超過128的標準。
除了128層之外，一些供應商可能會堆疊兩個或更多設備。據TechInsights的Choe稱，對於將於2021年推出的192層設備，供應商可能會堆疊三個64層設備。
字符串堆疊不會永遠持續，並且可能會遇到500層問題。此時，供應商正在探索另一種方法 - 芯片堆疊。“這是一種死模式的方法，”Choe說。
這包括堆疊3D NAND裸片，它們使用硅通孔（TSV）連接，他說。晶圓鍵合是另一種方法。理論上，使用這些方法，行業可以將500層芯片堆疊在另一個芯片之上，依此類推。
沉積，蝕刻挑戰
然而，並非如此簡單。串或芯片堆疊僅是3D NAND等式的一部分。構建設備涉及各種流程步驟和挑戰。
在內存價格持續的下滑過程中，3D NAND供應商繼續相互競爭，迎接下一代技術，面臨多項挑戰和可能的未來發展。
美光，三星，SK海力士和東芝-西部數據兩家公司正在路線圖的下一個節點上開發3D NAND產品。另一方面，長江存儲也於近日宣佈量產64層3D NAND Flash，英特爾也在大力發展基於3D Xpoint的存儲產品。分析師表示，目前，英特爾正在評估其在這個市場虧損的3D NAND業務，並正在考慮尋找新的NAND合作伙伴或退出市場。尚未做出任何決定。
儘管如此，3D NAND市場可能會在技術和成本挑戰中成為一場消耗戰。有些人會跟上路線圖，這個路線圖至少延伸到2024年，甚至可能超出路線圖，而其他路線圖可能會落後或退出競爭。
3D NAND是當今平面NAND 閃存的後續產品，用於存儲應用，如智能手機和固態存儲驅動器（SSD）。與平面NAND（2D結構）不同，3D NAND類似於垂直摩天大樓，其中水平層的存儲器單元被堆疊，然後使用微小的垂直通道連接。
圖1：什麼是3D NAND？資料來源：Lam Research
在研發方面，供應商也在研究500層3D NAND，這將在2024年的時間框架內完成。該行業還在使用新的芯片堆疊和粘合技術開發500層以上的器件。但是，要在128層以上擴展3D NAND，供應商需要新的設備和材料，更多的晶圓廠以及數十億美元的資金。
今天，供應商正在加速96層3D NAND。例如，Toshiba-Western Digital duo的96層設備是512Gbit設備，比特密度為5.95Gbit / mm2。相比之下，64層是256Gbit器件，芯片尺寸為75.2mm2，位密度為3.40Gbit / mm2。
路線圖上的下一項技術是128層，這將在年底前完成。最近，Toshiba-WD描述了世界上第一個128層器件，一個三級單元512Gbit產品，其位密度為7.80Gbit / mm2。“今年可能有可能在今年第三季度或第四季度結束時使用128，儘管這是一個定製樣本，但不是大規模生產。批量生產應該在明年初。然後，你有192.這可能是三堆，“TechInsights的Choe說。
但是，在3D NAND縮放中，每比特的成本效益不那麼顯著。“當你進入96層時，成本降低可能是10%到15%。國際商業策略公司（IBS）首席執行官漢德爾•瓊斯（handel jones）表示：“當你進入128層時，這一比例可能會再高出5%。
3D NAND縮放方法
與此同時，其他參與者將在128層及更高層面推進3D NAND，但它不會那麼簡單。美光科技公司高級技術總監Ceredig Roberts說：“超過96層，我們預計不斷擴大，同時增加層數和減少電池尺寸。” “隨著我們擴大單元尺寸，繼續擴展NAND的主要挑戰將是保持單元性能和可靠性。這包括減少電池電流的減少以及未來節點的芯片和晶圓應力水平的增加。“
在晶圓廠中，3D NAND與平面NAND不同。在2D NAND中，該過程取決於使用光刻縮小尺寸。光刻仍然用於3D NAND，但它不是最關鍵的一步。因此，對於3D NAND，挑戰從光刻轉向沉積和蝕刻。
要製造3D NAND，供應商有多種選擇。最初的製造決策之一是確定哪種縮放方法是最佳路徑。為此，有兩種方法-單層或串堆疊。
在96層器件中，有些器件在同一芯片上堆疊所有96層。這被稱為單層方法。其他人正在使用字符串堆疊 例如，在96層器件中，一些器件將兩個48層器件堆疊在一起，它們用絕緣層隔開。
在工廠中，字符串堆疊是一種相對容易的方法。但是，在字符串堆疊中，供應商正在製作兩個設備。實際上，供應商將步驟數量增加了一倍，這轉化為成本和週期時間。
“公司有不同的策略。有些人寧願使用現有設備，然後進行多層集成。多層集成需要更多的流程步驟，但它們可以快速進入市場。單層可以節省處理步驟的數量，但開發此類設備和流程需要一點時間，“ 應用材料公司內存技術總經理Gill Lee說。
在128層，供應商將使用這兩種方法。大多數將相互堆疊兩個64層設備。相比之下，三星計劃使用128層的單層方法。
目前，128層代表了單層方法的限制，除非該行業出現了新的突破。因此，字符串堆疊將成為超過128的標準。
除了128層之外，一些供應商可能會堆疊兩個或更多設備。據TechInsights的Choe稱，對於將於2021年推出的192層設備，供應商可能會堆疊三個64層設備。
字符串堆疊不會永遠持續，並且可能會遇到500層問題。此時，供應商正在探索另一種方法 - 芯片堆疊。“這是一種死模式的方法，”Choe說。
這包括堆疊3D NAND裸片，它們使用硅通孔（TSV）連接，他說。晶圓鍵合是另一種方法。理論上，使用這些方法，行業可以將500層芯片堆疊在另一個芯片之上，依此類推。
沉積，蝕刻挑戰
然而，並非如此簡單。串或芯片堆疊僅是3D NAND等式的一部分。構建設備涉及各種流程步驟和挑戰。
圖2：3D NAND存儲器和關鍵工藝挑戰。資料來源：Lam Research
實際的3D NAND流程從襯底開始。然後，使用化學氣相沉積，供應商在基板上沉積交替的薄膜。首先，在基板上沉積一層材料，然後在頂部上施加另一層。該過程重複幾次，直到給定的設備具有所需的層數。
每個供應商使用不同的材料 例如，三星在基板上沉積交替的氮化硅和二氧化硅層。對於9x層設備，三星使用單層方法，將所有層堆疊在同一基板上。
“當我們談論96層時，我們實際沉積的數量是實際的兩倍，因為有一對氧化物和氮化物層，” Lam Research的電介質首席技術官Bart van Schravendijk說。“我們已經存放了192層。這些層的關鍵是它們需要非常均勻，更具體地說，氮化物層的均勻性成為關鍵。需要嚴格控制以實現三電平單元和四電平單元所需的窄閾值電壓分佈。然而，從層到層，我們需要具有極高的可重複性。“
隨著向堆棧添加更多層，壓力和缺陷控制變得更具挑戰性。在128層，這些挑戰升級。
字符串堆疊是另一種方法。例如，在128層設備中，在兩個單獨的基板上沉積64層，然後連接它們。192層芯片可能包含三個64層設備。
這並不像看起來那麼容易。“超過128層的移動將帶來額外的晶圓形狀要求，以處理高晶圓彎曲和增加的甲板到甲板覆蓋要求，” KLA的主要產量顧問Scott Hoover說。
在該步驟之後是流動 - 高縱橫比（HAR）蝕刻中最難的部分。為此，蝕刻工具必須從器件疊層的頂部到底部基板上鑽出微小的圓孔或通道。通道使得單元在垂直堆疊中彼此連接。
對於96層器件，縱橫比為70：1。林說，令人驚訝的是，每個晶圓上都刻有1萬億個小孔。每個通道必須平行且均勻。
為了實現這一壯舉，首先將薄的碳基材料沉積在疊層上。這種稱為硬掩模的材料在蝕刻過程中穩定堆疊。
今天的硬麵具有效。但隨著層數的增加，您需要更厚的硬掩模來減少應力，這可能會降低蝕刻速率。然後，您可能需要更堅固的硬掩模，如純金剛石材料，但這還不可行。因此，供應商必須找到方法來支持今天的碳基硬掩模。
下一步是在硬掩模頂部設置孔。這看起來很簡單，但可能會出現圖案放置錯誤。“放置問題可能會造成蝕刻傾斜。這也被稱為傾斜，這使得控制蝕刻輪廓並使高縱橫比特徵在它們之間以及它們需要著陸的位置之間成為一個更加困難的挑戰，“計量和過程控制總監Ofer Adan說道。應用材料。“因此，保持設備CD及其位置的一致性變得越來越重要，因為任何與網格圖案的輕微偏差都可能導致存儲設備之間的短路或串擾。”
之後是HAR蝕刻工藝本身，使用當今的反應離子蝕刻系統進行。在這個兩步過程中，蝕刻器鑽出設備中的一個小通道孔的一部分。然後，對孔的側壁進行鈍化以防止其進入。重複該過程，直到從疊層的頂部向基板鑽出通道孔。
“記憶孔蝕刻可能是3D NAND製造中最困難的一步。你需要深度蝕刻許多微米，你需要能夠將型材緊密地保持在非常特定的尺寸，“Lam的Schravendijk說道。“當你在那個洞裡時，你需要繼續挖掘。這真的是挑戰。隨著深度的增加，您需要提供側壁鈍化的中性物質，並且您需要在底部使用離子來深入挖掘。隨著縱橫比的增加，到達底部的離子和中性物的數量趨於進一步下降。“
隨著蝕刻工藝更深地滲透到溝道中，蝕刻速率趨於降低。更糟糕的是，可能會發生不需要的CD變化
在內存價格持續的下滑過程中，3D NAND供應商繼續相互競爭，迎接下一代技術，面臨多項挑戰和可能的未來發展。
美光，三星，SK海力士和東芝-西部數據兩家公司正在路線圖的下一個節點上開發3D NAND產品。另一方面，長江存儲也於近日宣佈量產64層3D NAND Flash，英特爾也在大力發展基於3D Xpoint的存儲產品。分析師表示，目前，英特爾正在評估其在這個市場虧損的3D NAND業務，並正在考慮尋找新的NAND合作伙伴或退出市場。尚未做出任何決定。
儘管如此，3D NAND市場可能會在技術和成本挑戰中成為一場消耗戰。有些人會跟上路線圖，這個路線圖至少延伸到2024年，甚至可能超出路線圖，而其他路線圖可能會落後或退出競爭。
3D NAND是當今平面NAND 閃存的後續產品，用於存儲應用，如智能手機和固態存儲驅動器（SSD）。與平面NAND（2D結構）不同，3D NAND類似於垂直摩天大樓，其中水平層的存儲器單元被堆疊，然後使用微小的垂直通道連接。
圖1：什麼是3D NAND？資料來源：Lam Research
在研發方面，供應商也在研究500層3D NAND，這將在2024年的時間框架內完成。該行業還在使用新的芯片堆疊和粘合技術開發500層以上的器件。但是，要在128層以上擴展3D NAND，供應商需要新的設備和材料，更多的晶圓廠以及數十億美元的資金。
今天，供應商正在加速96層3D NAND。例如，Toshiba-Western Digital duo的96層設備是512Gbit設備，比特密度為5.95Gbit / mm2。相比之下，64層是256Gbit器件，芯片尺寸為75.2mm2，位密度為3.40Gbit / mm2。
路線圖上的下一項技術是128層，這將在年底前完成。最近，Toshiba-WD描述了世界上第一個128層器件，一個三級單元512Gbit產品，其位密度為7.80Gbit / mm2。“今年可能有可能在今年第三季度或第四季度結束時使用128，儘管這是一個定製樣本，但不是大規模生產。批量生產應該在明年初。然後，你有192.這可能是三堆，“TechInsights的Choe說。
但是，在3D NAND縮放中，每比特的成本效益不那麼顯著。“當你進入96層時，成本降低可能是10%到15%。國際商業策略公司（IBS）首席執行官漢德爾•瓊斯（handel jones）表示：“當你進入128層時，這一比例可能會再高出5%。
3D NAND縮放方法
與此同時，其他參與者將在128層及更高層面推進3D NAND，但它不會那麼簡單。美光科技公司高級技術總監Ceredig Roberts說：“超過96層，我們預計不斷擴大，同時增加層數和減少電池尺寸。” “隨著我們擴大單元尺寸，繼續擴展NAND的主要挑戰將是保持單元性能和可靠性。這包括減少電池電流的減少以及未來節點的芯片和晶圓應力水平的增加。“
在晶圓廠中，3D NAND與平面NAND不同。在2D NAND中，該過程取決於使用光刻縮小尺寸。光刻仍然用於3D NAND，但它不是最關鍵的一步。因此，對於3D NAND，挑戰從光刻轉向沉積和蝕刻。
要製造3D NAND，供應商有多種選擇。最初的製造決策之一是確定哪種縮放方法是最佳路徑。為此，有兩種方法-單層或串堆疊。
在96層器件中，有些器件在同一芯片上堆疊所有96層。這被稱為單層方法。其他人正在使用字符串堆疊 例如，在96層器件中，一些器件將兩個48層器件堆疊在一起，它們用絕緣層隔開。
在工廠中，字符串堆疊是一種相對容易的方法。但是，在字符串堆疊中，供應商正在製作兩個設備。實際上，供應商將步驟數量增加了一倍，這轉化為成本和週期時間。
“公司有不同的策略。有些人寧願使用現有設備，然後進行多層集成。多層集成需要更多的流程步驟，但它們可以快速進入市場。單層可以節省處理步驟的數量，但開發此類設備和流程需要一點時間，“ 應用材料公司內存技術總經理Gill Lee說。
在128層，供應商將使用這兩種方法。大多數將相互堆疊兩個64層設備。相比之下，三星計劃使用128層的單層方法。
目前，128層代表了單層方法的限制，除非該行業出現了新的突破。因此，字符串堆疊將成為超過128的標準。
除了128層之外，一些供應商可能會堆疊兩個或更多設備。據TechInsights的Choe稱，對於將於2021年推出的192層設備，供應商可能會堆疊三個64層設備。
字符串堆疊不會永遠持續，並且可能會遇到500層問題。此時，供應商正在探索另一種方法 - 芯片堆疊。“這是一種死模式的方法，”Choe說。
這包括堆疊3D NAND裸片，它們使用硅通孔（TSV）連接，他說。晶圓鍵合是另一種方法。理論上，使用這些方法，行業可以將500層芯片堆疊在另一個芯片之上，依此類推。
沉積，蝕刻挑戰
然而，並非如此簡單。串或芯片堆疊僅是3D NAND等式的一部分。構建設備涉及各種流程步驟和挑戰。
圖2：3D NAND存儲器和關鍵工藝挑戰。資料來源：Lam Research
實際的3D NAND流程從襯底開始。然後，使用化學氣相沉積，供應商在基板上沉積交替的薄膜。首先，在基板上沉積一層材料，然後在頂部上施加另一層。該過程重複幾次，直到給定的設備具有所需的層數。
每個供應商使用不同的材料 例如，三星在基板上沉積交替的氮化硅和二氧化硅層。對於9x層設備，三星使用單層方法，將所有層堆疊在同一基板上。
“當我們談論96層時，我們實際沉積的數量是實際的兩倍，因為有一對氧化物和氮化物層，” Lam Research的電介質首席技術官Bart van Schravendijk說。“我們已經存放了192層。這些層的關鍵是它們需要非常均勻，更具體地說，氮化物層的均勻性成為關鍵。需要嚴格控制以實現三電平單元和四電平單元所需的窄閾值電壓分佈。然而，從層到層，我們需要具有極高的可重複性。“
隨著向堆棧添加更多層，壓力和缺陷控制變得更具挑戰性。在128層，這些挑戰升級。
字符串堆疊是另一種方法。例如，在128層設備中，在兩個單獨的基板上沉積64層，然後連接它們。192層芯片可能包含三個64層設備。
這並不像看起來那麼容易。“超過128層的移動將帶來額外的晶圓形狀要求，以處理高晶圓彎曲和增加的甲板到甲板覆蓋要求，” KLA的主要產量顧問Scott Hoover說。
在該步驟之後是流動 - 高縱橫比（HAR）蝕刻中最難的部分。為此，蝕刻工具必須從器件疊層的頂部到底部基板上鑽出微小的圓孔或通道。通道使得單元在垂直堆疊中彼此連接。
對於96層器件，縱橫比為70：1。林說，令人驚訝的是，每個晶圓上都刻有1萬億個小孔。每個通道必須平行且均勻。
為了實現這一壯舉，首先將薄的碳基材料沉積在疊層上。這種稱為硬掩模的材料在蝕刻過程中穩定堆疊。
今天的硬麵具有效。但隨著層數的增加，您需要更厚的硬掩模來減少應力，這可能會降低蝕刻速率。然後，您可能需要更堅固的硬掩模，如純金剛石材料，但這還不可行。因此，供應商必須找到方法來支持今天的碳基硬掩模。
下一步是在硬掩模頂部設置孔。這看起來很簡單，但可能會出現圖案放置錯誤。“放置問題可能會造成蝕刻傾斜。這也被稱為傾斜，這使得控制蝕刻輪廓並使高縱橫比特徵在它們之間以及它們需要著陸的位置之間成為一個更加困難的挑戰，“計量和過程控制總監Ofer Adan說道。應用材料。“因此，保持設備CD及其位置的一致性變得越來越重要，因為任何與網格圖案的輕微偏差都可能導致存儲設備之間的短路或串擾。”
之後是HAR蝕刻工藝本身，使用當今的反應離子蝕刻系統進行。在這個兩步過程中，蝕刻器鑽出設備中的一個小通道孔的一部分。然後，對孔的側壁進行鈍化以防止其進入。重複該過程，直到從疊層的頂部向基板鑽出通道孔。
“記憶孔蝕刻可能是3D NAND製造中最困難的一步。你需要深度蝕刻許多微米，你需要能夠將型材緊密地保持在非常特定的尺寸，“Lam的Schravendijk說道。“當你在那個洞裡時，你需要繼續挖掘。這真的是挑戰。隨著深度的增加，您需要提供側壁鈍化的中性物質，並且您需要在底部使用離子來深入挖掘。隨著縱橫比的增加，到達底部的離子和中性物的數量趨於進一步下降。“
隨著蝕刻工藝更深地滲透到溝道中，蝕刻速率趨於降低。更糟糕的是，可能會發生不需要的CD變化
圖3：3D NAND中的溝道蝕刻挑戰。資料來源：Lam Research
對於單層工藝，今天的HAR蝕刻機將在技術耗盡之前擴展到128層。為了超越這個範圍，業界正在探索低溫蝕刻。低溫蝕刻是一步法，可同時去除材料並在低溫下鈍化側壁。但目前還不清楚這是否適用於3D NAND。它很難控制，並且需要在工廠中使用專門的低溫氣體。
另一種選擇是字符串堆疊。這看起來更容易，但挑戰在於將兩個或更多個堆棧彼此對齊。“隨著堆疊高度的增加以及向多層結構的移動，再加上極端的晶圓級彎曲和模內應力引起的變形，甲板到甲板通道孔的對準將具有挑戰性，”KLA的Hoover說。
從那裡，供應商有不同的流程。在某些情況下，下一步稱為階梯蝕刻過程，其中您的圖案類似於設備側面的樓梯。
樓梯模式至關重要。這就是供應商最終將器件底部的外設邏輯連接到芯片內部的控制柵極的方式。在此過程中，您將模擬一小步，蝕刻結構然後修剪它，然後重複該過程，直到您有所需的步數。
這很複雜。96層器件需要12個光刻步驟和96個蝕刻步驟。128層器件需要128個蝕刻步驟，依此類推。“這一系列工藝步驟需要精確的蝕刻步驟分析，修整蝕刻均勻性和WL（字線）接觸的回拉CD控制，”Lam的流程專家Steve Shih-Wei Wang在博客中說。“當您在給定的單元密度下添加更多3D NAND層時，WL樓梯也需要延長並佔用更多空間。例如，在32層NAND器件的情況下，WL階梯從單元陣列的邊緣伸出20um。對於128層架構，WL樓梯將延伸80um。由於這種線性縮放效應，當前的WL階梯設計可能是這種3D NAND架構的電池效率和縮放的關鍵障礙。
更多步驟
下一步是使用蝕刻工藝在通道孔旁邊創建列。在列中形成狹縫。然後，去除原始的氮化硅交替層。氮化硅電荷陷阱材料沉積在結構中，形成柵極。
最後，該器件填充有鎢導電金屬柵極材料。“你陷入了這些堆疊挑戰，例如，不對齊，”Lam的Schravendijk說。“然後，不對齊成為後續步驟的問題，我們希望用固體材料填充記憶孔的內部。如果你有空虛，那就像是一棵空心的樹。空心樹幹是樹木開始死亡的方式。我們希望它們被填充，因此防止或儘量減少任何錯位是關鍵。“
顯然，3D NAND是一項困難的技術。不過，供應商希望幾乎每年都從一代技術發展到下一代。每個供應商都想成為每個節點的第一個，但並非所有人都能跟上。