點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
這是一個CPU，
它的內部由無數的場效應晶體管（FET，Field Effect Transistor）構成，通過這些晶體管組成的集成電路能夠構建邏輯結構，從而實現電信號和數字信號的轉化，也就是我們常說的0和1。
目前，我們將電信號轉化成0和1主要通過通斷路來實現。想要不使用物理開關的形式實現通電和斷電，半導體是一個不錯的選擇。
所謂半導體，顧名思義，是介於導體和絕緣體之間的材料，由於其具有較寬的能帶隙，可實現導電和不導電兩種狀態。
市面上的CPU所使用的FET都是由CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體）構成的，故也稱作CMOS FET。利用p型硅和n型硅互補組成的異質結構，使得在電壓較小的時候發生斷路，而當電壓較大時實現通路。這樣，高低不同的電信號在一系列晶體管的作用下轉化成了0和1的數字模擬信號。
大小大小大=10101
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
這是一個CPU，
它的內部由無數的場效應晶體管（FET，Field Effect Transistor）構成，通過這些晶體管組成的集成電路能夠構建邏輯結構，從而實現電信號和數字信號的轉化，也就是我們常說的0和1。
目前，我們將電信號轉化成0和1主要通過通斷路來實現。想要不使用物理開關的形式實現通電和斷電，半導體是一個不錯的選擇。
所謂半導體，顧名思義，是介於導體和絕緣體之間的材料，由於其具有較寬的能帶隙，可實現導電和不導電兩種狀態。
市面上的CPU所使用的FET都是由CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體）構成的，故也稱作CMOS FET。利用p型硅和n型硅互補組成的異質結構，使得在電壓較小的時候發生斷路，而當電壓較大時實現通路。這樣，高低不同的電信號在一系列晶體管的作用下轉化成了0和1的數字模擬信號。
大小大小大=10101
如圖，晶體管由源極（S，Source）、柵極（G，Gate）和漏極（D，Drain）組成，我們平時常聽見所謂的10 nm工藝、7nm工藝，這個長度其實指的是CMOS FET柵極的寬度，也被稱為柵長。縮短晶體管柵極的長度，可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的硅片成本。因此，CPU生產廠商不遺餘力地減小晶體管柵極的寬度，從而提高在單位面積上所集成的晶體管數量。
不過這種做法也會使得電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的單晶硅底板進行從負極流向正極的運動，也就是漏電。而隨著芯片中晶體管數量增加，原本僅數個原子厚的SiO2絕緣層會變得更薄進而導致自洩漏更多電子，這種自漏電現象導致了芯片額外的功耗。
為了解決漏電問題，各大公司推出了一系列的解決方案，但是這些方案僅能在柵長大於 7nm的時候一定程度上解決漏電問題。而在採用現有Si基的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應（由於不確定性無法控制電子的漏電現象）。
舉個例子：教授給學生布置essay，“柵長”就好比交作業的時間：如果要求一個月之內發給他，大家都會完成的很不錯；如果時間縮短為一週，那麼估計作業質量會明顯變差，部分同學甚至會有抄襲現象；如果教授說明天就交，好嘛，基本上沒人能寫完。
這一難題為芯片的製造帶來巨大的挑戰，尋找新的材料來替代硅製作7nm以下的晶體管則是一種有效的解決之法。
人們的目光也逐漸從大地之母——Si基材料轉移到了生命之源——C基材料。
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
這是一個CPU，
它的內部由無數的場效應晶體管（FET，Field Effect Transistor）構成，通過這些晶體管組成的集成電路能夠構建邏輯結構，從而實現電信號和數字信號的轉化，也就是我們常說的0和1。
目前，我們將電信號轉化成0和1主要通過通斷路來實現。想要不使用物理開關的形式實現通電和斷電，半導體是一個不錯的選擇。
所謂半導體，顧名思義，是介於導體和絕緣體之間的材料，由於其具有較寬的能帶隙，可實現導電和不導電兩種狀態。
市面上的CPU所使用的FET都是由CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體）構成的，故也稱作CMOS FET。利用p型硅和n型硅互補組成的異質結構，使得在電壓較小的時候發生斷路，而當電壓較大時實現通路。這樣，高低不同的電信號在一系列晶體管的作用下轉化成了0和1的數字模擬信號。
大小大小大=10101
如圖，晶體管由源極（S，Source）、柵極（G，Gate）和漏極（D，Drain）組成，我們平時常聽見所謂的10 nm工藝、7nm工藝，這個長度其實指的是CMOS FET柵極的寬度，也被稱為柵長。縮短晶體管柵極的長度，可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的硅片成本。因此，CPU生產廠商不遺餘力地減小晶體管柵極的寬度，從而提高在單位面積上所集成的晶體管數量。
不過這種做法也會使得電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的單晶硅底板進行從負極流向正極的運動，也就是漏電。而隨著芯片中晶體管數量增加，原本僅數個原子厚的SiO2絕緣層會變得更薄進而導致自洩漏更多電子，這種自漏電現象導致了芯片額外的功耗。
為了解決漏電問題，各大公司推出了一系列的解決方案，但是這些方案僅能在柵長大於 7nm的時候一定程度上解決漏電問題。而在採用現有Si基的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應（由於不確定性無法控制電子的漏電現象）。
舉個例子：教授給學生布置essay，“柵長”就好比交作業的時間：如果要求一個月之內發給他，大家都會完成的很不錯；如果時間縮短為一週，那麼估計作業質量會明顯變差，部分同學甚至會有抄襲現象；如果教授說明天就交，好嘛，基本上沒人能寫完。
這一難題為芯片的製造帶來巨大的挑戰，尋找新的材料來替代硅製作7nm以下的晶體管則是一種有效的解決之法。
人們的目光也逐漸從大地之母——Si基材料轉移到了生命之源——C基材料。
碳納米管（CNT，由單片碳原子製成的直徑約為1納米的圓柱體納米碳材料）由於其納米級尺寸和同時高載流子傳輸的能力，由CNT製造的FET構建的數字系統作為CNFET，這種晶體管被認為能夠大大提高能量效率，甚至能夠高於如今基於硅的技術一個數量級。
在過去10年中，CNFET的製備技術日新月異，從以往的單個CNFET、單個數字邏輯門，到後來小型的數字電路和系統。2013年，MIT的研究組實現了一個完整的數字系統演示：一個由178個CNFET組成的計算機原型，但它所能做的很有限，僅實現了在單個數據位上操作的單條指令。
這是由於該材料面臨三個嚴峻的挑戰：
（1）材料缺陷：半導體CNT的純度難以控制；
（2）製造缺陷：CNT容易聚集，汙染基板；
（3）可變性缺陷：CNT半導體材料很難控制，使其難以形成pn極性來構建晶體管。
因為這些因素，到目前為止，科學家們尚未製造出完整的碳材料的 CMOS數字系統。
今年八月，MIT的MaxShulaker等人在Nature上發表了一篇名為“Modern Microprocessor Built from Complementary Carbon Nanotube Transistors”的研究。
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
這是一個CPU，
它的內部由無數的場效應晶體管（FET，Field Effect Transistor）構成，通過這些晶體管組成的集成電路能夠構建邏輯結構，從而實現電信號和數字信號的轉化，也就是我們常說的0和1。
目前，我們將電信號轉化成0和1主要通過通斷路來實現。想要不使用物理開關的形式實現通電和斷電，半導體是一個不錯的選擇。
所謂半導體，顧名思義，是介於導體和絕緣體之間的材料，由於其具有較寬的能帶隙，可實現導電和不導電兩種狀態。
市面上的CPU所使用的FET都是由CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體）構成的，故也稱作CMOS FET。利用p型硅和n型硅互補組成的異質結構，使得在電壓較小的時候發生斷路，而當電壓較大時實現通路。這樣，高低不同的電信號在一系列晶體管的作用下轉化成了0和1的數字模擬信號。
大小大小大=10101
如圖，晶體管由源極（S，Source）、柵極（G，Gate）和漏極（D，Drain）組成，我們平時常聽見所謂的10 nm工藝、7nm工藝，這個長度其實指的是CMOS FET柵極的寬度，也被稱為柵長。縮短晶體管柵極的長度，可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的硅片成本。因此，CPU生產廠商不遺餘力地減小晶體管柵極的寬度，從而提高在單位面積上所集成的晶體管數量。
不過這種做法也會使得電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的單晶硅底板進行從負極流向正極的運動，也就是漏電。而隨著芯片中晶體管數量增加，原本僅數個原子厚的SiO2絕緣層會變得更薄進而導致自洩漏更多電子，這種自漏電現象導致了芯片額外的功耗。
為了解決漏電問題，各大公司推出了一系列的解決方案，但是這些方案僅能在柵長大於 7nm的時候一定程度上解決漏電問題。而在採用現有Si基的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應（由於不確定性無法控制電子的漏電現象）。
舉個例子：教授給學生布置essay，“柵長”就好比交作業的時間：如果要求一個月之內發給他，大家都會完成的很不錯；如果時間縮短為一週，那麼估計作業質量會明顯變差，部分同學甚至會有抄襲現象；如果教授說明天就交，好嘛，基本上沒人能寫完。
這一難題為芯片的製造帶來巨大的挑戰，尋找新的材料來替代硅製作7nm以下的晶體管則是一種有效的解決之法。
人們的目光也逐漸從大地之母——Si基材料轉移到了生命之源——C基材料。
碳納米管（CNT，由單片碳原子製成的直徑約為1納米的圓柱體納米碳材料）由於其納米級尺寸和同時高載流子傳輸的能力，由CNT製造的FET構建的數字系統作為CNFET，這種晶體管被認為能夠大大提高能量效率，甚至能夠高於如今基於硅的技術一個數量級。
在過去10年中，CNFET的製備技術日新月異，從以往的單個CNFET、單個數字邏輯門，到後來小型的數字電路和系統。2013年，MIT的研究組實現了一個完整的數字系統演示：一個由178個CNFET組成的計算機原型，但它所能做的很有限，僅實現了在單個數據位上操作的單條指令。
這是由於該材料面臨三個嚴峻的挑戰：
（1）材料缺陷：半導體CNT的純度難以控制；
（2）製造缺陷：CNT容易聚集，汙染基板；
（3）可變性缺陷：CNT半導體材料很難控制，使其難以形成pn極性來構建晶體管。
因為這些因素，到目前為止，科學家們尚未製造出完整的碳材料的 CMOS數字系統。
今年八月，MIT的MaxShulaker等人在Nature上發表了一篇名為“Modern Microprocessor Built from Complementary Carbon Nanotube Transistors”的研究。
該工作成功利用市面上的7nm工藝構建了一個碳基晶體管組成的16位微處理器RV16XNano。
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
這是一個CPU，
它的內部由無數的場效應晶體管（FET，Field Effect Transistor）構成，通過這些晶體管組成的集成電路能夠構建邏輯結構，從而實現電信號和數字信號的轉化，也就是我們常說的0和1。
目前，我們將電信號轉化成0和1主要通過通斷路來實現。想要不使用物理開關的形式實現通電和斷電，半導體是一個不錯的選擇。
所謂半導體，顧名思義，是介於導體和絕緣體之間的材料，由於其具有較寬的能帶隙，可實現導電和不導電兩種狀態。
市面上的CPU所使用的FET都是由CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體）構成的，故也稱作CMOS FET。利用p型硅和n型硅互補組成的異質結構，使得在電壓較小的時候發生斷路，而當電壓較大時實現通路。這樣，高低不同的電信號在一系列晶體管的作用下轉化成了0和1的數字模擬信號。
大小大小大=10101
如圖，晶體管由源極（S，Source）、柵極（G，Gate）和漏極（D，Drain）組成，我們平時常聽見所謂的10 nm工藝、7nm工藝，這個長度其實指的是CMOS FET柵極的寬度，也被稱為柵長。縮短晶體管柵極的長度，可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的硅片成本。因此，CPU生產廠商不遺餘力地減小晶體管柵極的寬度，從而提高在單位面積上所集成的晶體管數量。
不過這種做法也會使得電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的單晶硅底板進行從負極流向正極的運動，也就是漏電。而隨著芯片中晶體管數量增加，原本僅數個原子厚的SiO2絕緣層會變得更薄進而導致自洩漏更多電子，這種自漏電現象導致了芯片額外的功耗。
為了解決漏電問題，各大公司推出了一系列的解決方案，但是這些方案僅能在柵長大於 7nm的時候一定程度上解決漏電問題。而在採用現有Si基的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應（由於不確定性無法控制電子的漏電現象）。
舉個例子：教授給學生布置essay，“柵長”就好比交作業的時間：如果要求一個月之內發給他，大家都會完成的很不錯；如果時間縮短為一週，那麼估計作業質量會明顯變差，部分同學甚至會有抄襲現象；如果教授說明天就交，好嘛，基本上沒人能寫完。
這一難題為芯片的製造帶來巨大的挑戰，尋找新的材料來替代硅製作7nm以下的晶體管則是一種有效的解決之法。
人們的目光也逐漸從大地之母——Si基材料轉移到了生命之源——C基材料。
碳納米管（CNT，由單片碳原子製成的直徑約為1納米的圓柱體納米碳材料）由於其納米級尺寸和同時高載流子傳輸的能力，由CNT製造的FET構建的數字系統作為CNFET，這種晶體管被認為能夠大大提高能量效率，甚至能夠高於如今基於硅的技術一個數量級。
在過去10年中，CNFET的製備技術日新月異，從以往的單個CNFET、單個數字邏輯門，到後來小型的數字電路和系統。2013年，MIT的研究組實現了一個完整的數字系統演示：一個由178個CNFET組成的計算機原型，但它所能做的很有限，僅實現了在單個數據位上操作的單條指令。
這是由於該材料面臨三個嚴峻的挑戰：
（1）材料缺陷：半導體CNT的純度難以控制；
（2）製造缺陷：CNT容易聚集，汙染基板；
（3）可變性缺陷：CNT半導體材料很難控制，使其難以形成pn極性來構建晶體管。
因為這些因素，到目前為止，科學家們尚未製造出完整的碳材料的 CMOS數字系統。
今年八月，MIT的MaxShulaker等人在Nature上發表了一篇名為“Modern Microprocessor Built from Complementary Carbon Nanotube Transistors”的研究。
該工作成功利用市面上的7nm工藝構建了一個碳基晶體管組成的16位微處理器RV16XNano。
它遵循傳統的微處理器設計（實現取指令，指令解碼，寄存器讀取，執行/存儲器訪問和回寫階段）。它採用RISC-V設計（RISC-V是當今商業產品中使用的標準開放式指令集架構，並在學術界和工業界廣泛流行），能在16位數據和地址上運行標準RISC-V 32位指令，併成功運行了著名程序代碼᠄ “Hello, world!”᠌᠌᠋᠋᠋。
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
這是一個CPU，
它的內部由無數的場效應晶體管（FET，Field Effect Transistor）構成，通過這些晶體管組成的集成電路能夠構建邏輯結構，從而實現電信號和數字信號的轉化，也就是我們常說的0和1。
目前，我們將電信號轉化成0和1主要通過通斷路來實現。想要不使用物理開關的形式實現通電和斷電，半導體是一個不錯的選擇。
所謂半導體，顧名思義，是介於導體和絕緣體之間的材料，由於其具有較寬的能帶隙，可實現導電和不導電兩種狀態。
市面上的CPU所使用的FET都是由CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體）構成的，故也稱作CMOS FET。利用p型硅和n型硅互補組成的異質結構，使得在電壓較小的時候發生斷路，而當電壓較大時實現通路。這樣，高低不同的電信號在一系列晶體管的作用下轉化成了0和1的數字模擬信號。
大小大小大=10101
如圖，晶體管由源極（S，Source）、柵極（G，Gate）和漏極（D，Drain）組成，我們平時常聽見所謂的10 nm工藝、7nm工藝，這個長度其實指的是CMOS FET柵極的寬度，也被稱為柵長。縮短晶體管柵極的長度，可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的硅片成本。因此，CPU生產廠商不遺餘力地減小晶體管柵極的寬度，從而提高在單位面積上所集成的晶體管數量。
不過這種做法也會使得電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的單晶硅底板進行從負極流向正極的運動，也就是漏電。而隨著芯片中晶體管數量增加，原本僅數個原子厚的SiO2絕緣層會變得更薄進而導致自洩漏更多電子，這種自漏電現象導致了芯片額外的功耗。
為了解決漏電問題，各大公司推出了一系列的解決方案，但是這些方案僅能在柵長大於 7nm的時候一定程度上解決漏電問題。而在採用現有Si基的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應（由於不確定性無法控制電子的漏電現象）。
舉個例子：教授給學生布置essay，“柵長”就好比交作業的時間：如果要求一個月之內發給他，大家都會完成的很不錯；如果時間縮短為一週，那麼估計作業質量會明顯變差，部分同學甚至會有抄襲現象；如果教授說明天就交，好嘛，基本上沒人能寫完。
這一難題為芯片的製造帶來巨大的挑戰，尋找新的材料來替代硅製作7nm以下的晶體管則是一種有效的解決之法。
人們的目光也逐漸從大地之母——Si基材料轉移到了生命之源——C基材料。
碳納米管（CNT，由單片碳原子製成的直徑約為1納米的圓柱體納米碳材料）由於其納米級尺寸和同時高載流子傳輸的能力，由CNT製造的FET構建的數字系統作為CNFET，這種晶體管被認為能夠大大提高能量效率，甚至能夠高於如今基於硅的技術一個數量級。
在過去10年中，CNFET的製備技術日新月異，從以往的單個CNFET、單個數字邏輯門，到後來小型的數字電路和系統。2013年，MIT的研究組實現了一個完整的數字系統演示：一個由178個CNFET組成的計算機原型，但它所能做的很有限，僅實現了在單個數據位上操作的單條指令。
這是由於該材料面臨三個嚴峻的挑戰：
（1）材料缺陷：半導體CNT的純度難以控制；
（2）製造缺陷：CNT容易聚集，汙染基板；
（3）可變性缺陷：CNT半導體材料很難控制，使其難以形成pn極性來構建晶體管。
因為這些因素，到目前為止，科學家們尚未製造出完整的碳材料的 CMOS數字系統。
今年八月，MIT的MaxShulaker等人在Nature上發表了一篇名為“Modern Microprocessor Built from Complementary Carbon Nanotube Transistors”的研究。
該工作成功利用市面上的7nm工藝構建了一個碳基晶體管組成的16位微處理器RV16XNano。
它遵循傳統的微處理器設計（實現取指令，指令解碼，寄存器讀取，執行/存儲器訪問和回寫階段）。它採用RISC-V設計（RISC-V是當今商業產品中使用的標準開放式指令集架構，並在學術界和工業界廣泛流行），能在16位數據和地址上運行標準RISC-V 32位指令，併成功運行了著名程序代碼᠄ “Hello, world!”᠌᠌᠋᠋᠋。
該處理器大約使用了14,000個碳納米管晶體管（CMOS CNFET），這種晶體管的構造也被重新設計。
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
這是一個CPU，
它的內部由無數的場效應晶體管（FET，Field Effect Transistor）構成，通過這些晶體管組成的集成電路能夠構建邏輯結構，從而實現電信號和數字信號的轉化，也就是我們常說的0和1。
目前，我們將電信號轉化成0和1主要通過通斷路來實現。想要不使用物理開關的形式實現通電和斷電，半導體是一個不錯的選擇。
所謂半導體，顧名思義，是介於導體和絕緣體之間的材料，由於其具有較寬的能帶隙，可實現導電和不導電兩種狀態。
市面上的CPU所使用的FET都是由CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體）構成的，故也稱作CMOS FET。利用p型硅和n型硅互補組成的異質結構，使得在電壓較小的時候發生斷路，而當電壓較大時實現通路。這樣，高低不同的電信號在一系列晶體管的作用下轉化成了0和1的數字模擬信號。
大小大小大=10101
如圖，晶體管由源極（S，Source）、柵極（G，Gate）和漏極（D，Drain）組成，我們平時常聽見所謂的10 nm工藝、7nm工藝，這個長度其實指的是CMOS FET柵極的寬度，也被稱為柵長。縮短晶體管柵極的長度，可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的硅片成本。因此，CPU生產廠商不遺餘力地減小晶體管柵極的寬度，從而提高在單位面積上所集成的晶體管數量。
不過這種做法也會使得電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的單晶硅底板進行從負極流向正極的運動，也就是漏電。而隨著芯片中晶體管數量增加，原本僅數個原子厚的SiO2絕緣層會變得更薄進而導致自洩漏更多電子，這種自漏電現象導致了芯片額外的功耗。
為了解決漏電問題，各大公司推出了一系列的解決方案，但是這些方案僅能在柵長大於 7nm的時候一定程度上解決漏電問題。而在採用現有Si基的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應（由於不確定性無法控制電子的漏電現象）。
舉個例子：教授給學生布置essay，“柵長”就好比交作業的時間：如果要求一個月之內發給他，大家都會完成的很不錯；如果時間縮短為一週，那麼估計作業質量會明顯變差，部分同學甚至會有抄襲現象；如果教授說明天就交，好嘛，基本上沒人能寫完。
這一難題為芯片的製造帶來巨大的挑戰，尋找新的材料來替代硅製作7nm以下的晶體管則是一種有效的解決之法。
人們的目光也逐漸從大地之母——Si基材料轉移到了生命之源——C基材料。
碳納米管（CNT，由單片碳原子製成的直徑約為1納米的圓柱體納米碳材料）由於其納米級尺寸和同時高載流子傳輸的能力，由CNT製造的FET構建的數字系統作為CNFET，這種晶體管被認為能夠大大提高能量效率，甚至能夠高於如今基於硅的技術一個數量級。
在過去10年中，CNFET的製備技術日新月異，從以往的單個CNFET、單個數字邏輯門，到後來小型的數字電路和系統。2013年，MIT的研究組實現了一個完整的數字系統演示：一個由178個CNFET組成的計算機原型，但它所能做的很有限，僅實現了在單個數據位上操作的單條指令。
這是由於該材料面臨三個嚴峻的挑戰：
（1）材料缺陷：半導體CNT的純度難以控制；
（2）製造缺陷：CNT容易聚集，汙染基板；
（3）可變性缺陷：CNT半導體材料很難控制，使其難以形成pn極性來構建晶體管。
因為這些因素，到目前為止，科學家們尚未製造出完整的碳材料的 CMOS數字系統。
今年八月，MIT的MaxShulaker等人在Nature上發表了一篇名為“Modern Microprocessor Built from Complementary Carbon Nanotube Transistors”的研究。
該工作成功利用市面上的7nm工藝構建了一個碳基晶體管組成的16位微處理器RV16XNano。
它遵循傳統的微處理器設計（實現取指令，指令解碼，寄存器讀取，執行/存儲器訪問和回寫階段）。它採用RISC-V設計（RISC-V是當今商業產品中使用的標準開放式指令集架構，並在學術界和工業界廣泛流行），能在16位數據和地址上運行標準RISC-V 32位指令，併成功運行了著名程序代碼᠄ “Hello, world!”᠌᠌᠋᠋᠋。
該處理器大約使用了14,000個碳納米管晶體管（CMOS CNFET），這種晶體管的構造也被重新設計。
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
這是一個CPU，
它的內部由無數的場效應晶體管（FET，Field Effect Transistor）構成，通過這些晶體管組成的集成電路能夠構建邏輯結構，從而實現電信號和數字信號的轉化，也就是我們常說的0和1。
目前，我們將電信號轉化成0和1主要通過通斷路來實現。想要不使用物理開關的形式實現通電和斷電，半導體是一個不錯的選擇。
所謂半導體，顧名思義，是介於導體和絕緣體之間的材料，由於其具有較寬的能帶隙，可實現導電和不導電兩種狀態。
市面上的CPU所使用的FET都是由CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體）構成的，故也稱作CMOS FET。利用p型硅和n型硅互補組成的異質結構，使得在電壓較小的時候發生斷路，而當電壓較大時實現通路。這樣，高低不同的電信號在一系列晶體管的作用下轉化成了0和1的數字模擬信號。
大小大小大=10101
如圖，晶體管由源極（S，Source）、柵極（G，Gate）和漏極（D，Drain）組成，我們平時常聽見所謂的10 nm工藝、7nm工藝，這個長度其實指的是CMOS FET柵極的寬度，也被稱為柵長。縮短晶體管柵極的長度，可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的硅片成本。因此，CPU生產廠商不遺餘力地減小晶體管柵極的寬度，從而提高在單位面積上所集成的晶體管數量。
不過這種做法也會使得電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的單晶硅底板進行從負極流向正極的運動，也就是漏電。而隨著芯片中晶體管數量增加，原本僅數個原子厚的SiO2絕緣層會變得更薄進而導致自洩漏更多電子，這種自漏電現象導致了芯片額外的功耗。
為了解決漏電問題，各大公司推出了一系列的解決方案，但是這些方案僅能在柵長大於 7nm的時候一定程度上解決漏電問題。而在採用現有Si基的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應（由於不確定性無法控制電子的漏電現象）。
舉個例子：教授給學生布置essay，“柵長”就好比交作業的時間：如果要求一個月之內發給他，大家都會完成的很不錯；如果時間縮短為一週，那麼估計作業質量會明顯變差，部分同學甚至會有抄襲現象；如果教授說明天就交，好嘛，基本上沒人能寫完。
這一難題為芯片的製造帶來巨大的挑戰，尋找新的材料來替代硅製作7nm以下的晶體管則是一種有效的解決之法。
人們的目光也逐漸從大地之母——Si基材料轉移到了生命之源——C基材料。
碳納米管（CNT，由單片碳原子製成的直徑約為1納米的圓柱體納米碳材料）由於其納米級尺寸和同時高載流子傳輸的能力，由CNT製造的FET構建的數字系統作為CNFET，這種晶體管被認為能夠大大提高能量效率，甚至能夠高於如今基於硅的技術一個數量級。
在過去10年中，CNFET的製備技術日新月異，從以往的單個CNFET、單個數字邏輯門，到後來小型的數字電路和系統。2013年，MIT的研究組實現了一個完整的數字系統演示：一個由178個CNFET組成的計算機原型，但它所能做的很有限，僅實現了在單個數據位上操作的單條指令。
這是由於該材料面臨三個嚴峻的挑戰：
（1）材料缺陷：半導體CNT的純度難以控制；
（2）製造缺陷：CNT容易聚集，汙染基板；
（3）可變性缺陷：CNT半導體材料很難控制，使其難以形成pn極性來構建晶體管。
因為這些因素，到目前為止，科學家們尚未製造出完整的碳材料的 CMOS數字系統。
今年八月，MIT的MaxShulaker等人在Nature上發表了一篇名為“Modern Microprocessor Built from Complementary Carbon Nanotube Transistors”的研究。
該工作成功利用市面上的7nm工藝構建了一個碳基晶體管組成的16位微處理器RV16XNano。
它遵循傳統的微處理器設計（實現取指令，指令解碼，寄存器讀取，執行/存儲器訪問和回寫階段）。它採用RISC-V設計（RISC-V是當今商業產品中使用的標準開放式指令集架構，並在學術界和工業界廣泛流行），能在16位數據和地址上運行標準RISC-V 32位指令，併成功運行了著名程序代碼᠄ “Hello, world!”᠌᠌᠋᠋᠋。
該處理器大約使用了14,000個碳納米管晶體管（CMOS CNFET），這種晶體管的構造也被重新設計。
在硅系統中，所有金屬佈線只能在硅FET的底層上方製造，這樣的單側架構很容易導致佈線擁塞。區別於硅基的FET，RV16X-NANO中使用的CNFET具有三維（3D）物理結構——金屬互連層在CNFET層的上方和下方製造：CNFET下方的金屬層主要用於信號路由，而CNFET上方的金屬層主要用於功率分配。這種獨特的功能分區方式使得佈線更有條理性和效率，也大大節省了設計中不必要的面積。
如前文提到，半導體碳納米管的純度難以控制，雖然使用的CNT中半導體CNT的純度為99.99%，但這仍然比處理器的要求（純度約為99.999999%）低10,000倍。
為了解決這個問題，作者提出並用實驗驗證了一種新技術DREAM：它完全通過電路設計克服了金屬性CNT的存在。DREAM的關鍵貢獻在於它將所需的CNT減少了大約10,000倍。使得純度僅為99.99%的CNT能夠成功應用於處理器中。
為了降低團聚現象，作者提出了一種RINSE的方案，通過選擇性機械剝離工藝，在不影響未聚集CNT的情況下，將團聚的CNT聚集體除去。從而使得CNT聚集體的缺陷密度降低約250倍。
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
這是一個CPU，
它的內部由無數的場效應晶體管（FET，Field Effect Transistor）構成，通過這些晶體管組成的集成電路能夠構建邏輯結構，從而實現電信號和數字信號的轉化，也就是我們常說的0和1。
目前，我們將電信號轉化成0和1主要通過通斷路來實現。想要不使用物理開關的形式實現通電和斷電，半導體是一個不錯的選擇。
所謂半導體，顧名思義，是介於導體和絕緣體之間的材料，由於其具有較寬的能帶隙，可實現導電和不導電兩種狀態。
市面上的CPU所使用的FET都是由CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體）構成的，故也稱作CMOS FET。利用p型硅和n型硅互補組成的異質結構，使得在電壓較小的時候發生斷路，而當電壓較大時實現通路。這樣，高低不同的電信號在一系列晶體管的作用下轉化成了0和1的數字模擬信號。
大小大小大=10101
如圖，晶體管由源極（S，Source）、柵極（G，Gate）和漏極（D，Drain）組成，我們平時常聽見所謂的10 nm工藝、7nm工藝，這個長度其實指的是CMOS FET柵極的寬度，也被稱為柵長。縮短晶體管柵極的長度，可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的硅片成本。因此，CPU生產廠商不遺餘力地減小晶體管柵極的寬度，從而提高在單位面積上所集成的晶體管數量。
不過這種做法也會使得電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的單晶硅底板進行從負極流向正極的運動，也就是漏電。而隨著芯片中晶體管數量增加，原本僅數個原子厚的SiO2絕緣層會變得更薄進而導致自洩漏更多電子，這種自漏電現象導致了芯片額外的功耗。
為了解決漏電問題，各大公司推出了一系列的解決方案，但是這些方案僅能在柵長大於 7nm的時候一定程度上解決漏電問題。而在採用現有Si基的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應（由於不確定性無法控制電子的漏電現象）。
舉個例子：教授給學生布置essay，“柵長”就好比交作業的時間：如果要求一個月之內發給他，大家都會完成的很不錯；如果時間縮短為一週，那麼估計作業質量會明顯變差，部分同學甚至會有抄襲現象；如果教授說明天就交，好嘛，基本上沒人能寫完。
這一難題為芯片的製造帶來巨大的挑戰，尋找新的材料來替代硅製作7nm以下的晶體管則是一種有效的解決之法。
人們的目光也逐漸從大地之母——Si基材料轉移到了生命之源——C基材料。
碳納米管（CNT，由單片碳原子製成的直徑約為1納米的圓柱體納米碳材料）由於其納米級尺寸和同時高載流子傳輸的能力，由CNT製造的FET構建的數字系統作為CNFET，這種晶體管被認為能夠大大提高能量效率，甚至能夠高於如今基於硅的技術一個數量級。
在過去10年中，CNFET的製備技術日新月異，從以往的單個CNFET、單個數字邏輯門，到後來小型的數字電路和系統。2013年，MIT的研究組實現了一個完整的數字系統演示：一個由178個CNFET組成的計算機原型，但它所能做的很有限，僅實現了在單個數據位上操作的單條指令。
這是由於該材料面臨三個嚴峻的挑戰：
（1）材料缺陷：半導體CNT的純度難以控制；
（2）製造缺陷：CNT容易聚集，汙染基板；
（3）可變性缺陷：CNT半導體材料很難控制，使其難以形成pn極性來構建晶體管。
因為這些因素，到目前為止，科學家們尚未製造出完整的碳材料的 CMOS數字系統。
今年八月，MIT的MaxShulaker等人在Nature上發表了一篇名為“Modern Microprocessor Built from Complementary Carbon Nanotube Transistors”的研究。
該工作成功利用市面上的7nm工藝構建了一個碳基晶體管組成的16位微處理器RV16XNano。
它遵循傳統的微處理器設計（實現取指令，指令解碼，寄存器讀取，執行/存儲器訪問和回寫階段）。它採用RISC-V設計（RISC-V是當今商業產品中使用的標準開放式指令集架構，並在學術界和工業界廣泛流行），能在16位數據和地址上運行標準RISC-V 32位指令，併成功運行了著名程序代碼᠄ “Hello, world!”᠌᠌᠋᠋᠋。
該處理器大約使用了14,000個碳納米管晶體管（CMOS CNFET），這種晶體管的構造也被重新設計。
在硅系統中，所有金屬佈線只能在硅FET的底層上方製造，這樣的單側架構很容易導致佈線擁塞。區別於硅基的FET，RV16X-NANO中使用的CNFET具有三維（3D）物理結構——金屬互連層在CNFET層的上方和下方製造：CNFET下方的金屬層主要用於信號路由，而CNFET上方的金屬層主要用於功率分配。這種獨特的功能分區方式使得佈線更有條理性和效率，也大大節省了設計中不必要的面積。
如前文提到，半導體碳納米管的純度難以控制，雖然使用的CNT中半導體CNT的純度為99.99%，但這仍然比處理器的要求（純度約為99.999999%）低10,000倍。
為了解決這個問題，作者提出並用實驗驗證了一種新技術DREAM：它完全通過電路設計克服了金屬性CNT的存在。DREAM的關鍵貢獻在於它將所需的CNT減少了大約10,000倍。使得純度僅為99.99%的CNT能夠成功應用於處理器中。
為了降低團聚現象，作者提出了一種RINSE的方案，通過選擇性機械剝離工藝，在不影響未聚集CNT的情況下，將團聚的CNT聚集體除去。從而使得CNT聚集體的缺陷密度降低約250倍。
通過這種方式，研究人員成功構建了可商用的超大規模集成電路 (VLSI，Very Large Scale Integration)。
理論上，CNT處理器的效率可比硅片處理器的效率提高十倍，運行速度可提高三倍，且僅需使用大約三分之一的能量。但目前的這款處理器比硅器件略微慢，作者表示，這個原型處理器將會進一步改進。
雖然距離商用還需要更多的努力，但目前構造該處理器的技術都與現有的設計工具和製造設施兼容，這在尋找取代硅的半導體材料的道路上，毫無疑問是一項十分偉大的成就。
Ref：
Hills G, Lau C, Wright A, et al. Modern microprocessor built from complementary carbon nanotube transistors[J]. Nature, 2019, 572(7771): 595-602.
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
這是一個CPU，
它的內部由無數的場效應晶體管（FET，Field Effect Transistor）構成，通過這些晶體管組成的集成電路能夠構建邏輯結構，從而實現電信號和數字信號的轉化，也就是我們常說的0和1。
目前，我們將電信號轉化成0和1主要通過通斷路來實現。想要不使用物理開關的形式實現通電和斷電，半導體是一個不錯的選擇。
所謂半導體，顧名思義，是介於導體和絕緣體之間的材料，由於其具有較寬的能帶隙，可實現導電和不導電兩種狀態。
市面上的CPU所使用的FET都是由CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體）構成的，故也稱作CMOS FET。利用p型硅和n型硅互補組成的異質結構，使得在電壓較小的時候發生斷路，而當電壓較大時實現通路。這樣，高低不同的電信號在一系列晶體管的作用下轉化成了0和1的數字模擬信號。
大小大小大=10101
如圖，晶體管由源極（S，Source）、柵極（G，Gate）和漏極（D，Drain）組成，我們平時常聽見所謂的10 nm工藝、7nm工藝，這個長度其實指的是CMOS FET柵極的寬度，也被稱為柵長。縮短晶體管柵極的長度，可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的硅片成本。因此，CPU生產廠商不遺餘力地減小晶體管柵極的寬度，從而提高在單位面積上所集成的晶體管數量。
不過這種做法也會使得電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的單晶硅底板進行從負極流向正極的運動，也就是漏電。而隨著芯片中晶體管數量增加，原本僅數個原子厚的SiO2絕緣層會變得更薄進而導致自洩漏更多電子，這種自漏電現象導致了芯片額外的功耗。
為了解決漏電問題，各大公司推出了一系列的解決方案，但是這些方案僅能在柵長大於 7nm的時候一定程度上解決漏電問題。而在採用現有Si基的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應（由於不確定性無法控制電子的漏電現象）。
舉個例子：教授給學生布置essay，“柵長”就好比交作業的時間：如果要求一個月之內發給他，大家都會完成的很不錯；如果時間縮短為一週，那麼估計作業質量會明顯變差，部分同學甚至會有抄襲現象；如果教授說明天就交，好嘛，基本上沒人能寫完。
這一難題為芯片的製造帶來巨大的挑戰，尋找新的材料來替代硅製作7nm以下的晶體管則是一種有效的解決之法。
人們的目光也逐漸從大地之母——Si基材料轉移到了生命之源——C基材料。
碳納米管（CNT，由單片碳原子製成的直徑約為1納米的圓柱體納米碳材料）由於其納米級尺寸和同時高載流子傳輸的能力，由CNT製造的FET構建的數字系統作為CNFET，這種晶體管被認為能夠大大提高能量效率，甚至能夠高於如今基於硅的技術一個數量級。
在過去10年中，CNFET的製備技術日新月異，從以往的單個CNFET、單個數字邏輯門，到後來小型的數字電路和系統。2013年，MIT的研究組實現了一個完整的數字系統演示：一個由178個CNFET組成的計算機原型，但它所能做的很有限，僅實現了在單個數據位上操作的單條指令。
這是由於該材料面臨三個嚴峻的挑戰：
（1）材料缺陷：半導體CNT的純度難以控制；
（2）製造缺陷：CNT容易聚集，汙染基板；
（3）可變性缺陷：CNT半導體材料很難控制，使其難以形成pn極性來構建晶體管。
因為這些因素，到目前為止，科學家們尚未製造出完整的碳材料的 CMOS數字系統。
今年八月，MIT的MaxShulaker等人在Nature上發表了一篇名為“Modern Microprocessor Built from Complementary Carbon Nanotube Transistors”的研究。
該工作成功利用市面上的7nm工藝構建了一個碳基晶體管組成的16位微處理器RV16XNano。
它遵循傳統的微處理器設計（實現取指令，指令解碼，寄存器讀取，執行/存儲器訪問和回寫階段）。它採用RISC-V設計（RISC-V是當今商業產品中使用的標準開放式指令集架構，並在學術界和工業界廣泛流行），能在16位數據和地址上運行標準RISC-V 32位指令，併成功運行了著名程序代碼᠄ “Hello, world!”᠌᠌᠋᠋᠋。
該處理器大約使用了14,000個碳納米管晶體管（CMOS CNFET），這種晶體管的構造也被重新設計。
在硅系統中，所有金屬佈線只能在硅FET的底層上方製造，這樣的單側架構很容易導致佈線擁塞。區別於硅基的FET，RV16X-NANO中使用的CNFET具有三維（3D）物理結構——金屬互連層在CNFET層的上方和下方製造：CNFET下方的金屬層主要用於信號路由，而CNFET上方的金屬層主要用於功率分配。這種獨特的功能分區方式使得佈線更有條理性和效率，也大大節省了設計中不必要的面積。
如前文提到，半導體碳納米管的純度難以控制，雖然使用的CNT中半導體CNT的純度為99.99%，但這仍然比處理器的要求（純度約為99.999999%）低10,000倍。
為了解決這個問題，作者提出並用實驗驗證了一種新技術DREAM：它完全通過電路設計克服了金屬性CNT的存在。DREAM的關鍵貢獻在於它將所需的CNT減少了大約10,000倍。使得純度僅為99.99%的CNT能夠成功應用於處理器中。
為了降低團聚現象，作者提出了一種RINSE的方案，通過選擇性機械剝離工藝，在不影響未聚集CNT的情況下，將團聚的CNT聚集體除去。從而使得CNT聚集體的缺陷密度降低約250倍。
通過這種方式，研究人員成功構建了可商用的超大規模集成電路 (VLSI，Very Large Scale Integration)。
理論上，CNT處理器的效率可比硅片處理器的效率提高十倍，運行速度可提高三倍，且僅需使用大約三分之一的能量。但目前的這款處理器比硅器件略微慢，作者表示，這個原型處理器將會進一步改進。
雖然距離商用還需要更多的努力，但目前構造該處理器的技術都與現有的設計工具和製造設施兼容，這在尋找取代硅的半導體材料的道路上，毫無疑問是一項十分偉大的成就。
Ref：
Hills G, Lau C, Wright A, et al. Modern microprocessor built from complementary carbon nanotube transistors[J]. Nature, 2019, 572(7771): 595-602.
點擊藍字關注我
讓MOI每天以不同的形態陪伴在你身邊
地球含量最高的元素，硅（Silicon，縮寫為Si），充斥著我們的日常生活：從玻璃杯到鏡片，從沙漠到石英水晶，從滑石粉到硅膠墊……
除此之外，單晶Si作為CPU的核心元素被廣泛使用在電子設備中。
那麼什麼是CPU，而硅又在其中起到什麼作用呢？
這是你的手機，
你所收到的推送，是通過服務器上傳到網絡，網絡信號通過基站傳輸到手機。
天線接收到信號後，將電磁波信號轉化為模擬電信號，通過CPU解碼，才能獲取你所看見的信息。
CPU，全稱中央處理器（Central Processing Unit）。作為電子設備的大腦，它能憑藉5TF的浮點運算能力，調動整個設備來為你服務。
而CPU又是由什麼構成的呢？
這是一個CPU，
它的內部由無數的場效應晶體管（FET，Field Effect Transistor）構成，通過這些晶體管組成的集成電路能夠構建邏輯結構，從而實現電信號和數字信號的轉化，也就是我們常說的0和1。
目前，我們將電信號轉化成0和1主要通過通斷路來實現。想要不使用物理開關的形式實現通電和斷電，半導體是一個不錯的選擇。
所謂半導體，顧名思義，是介於導體和絕緣體之間的材料，由於其具有較寬的能帶隙，可實現導電和不導電兩種狀態。
市面上的CPU所使用的FET都是由CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體）構成的，故也稱作CMOS FET。利用p型硅和n型硅互補組成的異質結構，使得在電壓較小的時候發生斷路，而當電壓較大時實現通路。這樣，高低不同的電信號在一系列晶體管的作用下轉化成了0和1的數字模擬信號。
大小大小大=10101
如圖，晶體管由源極（S，Source）、柵極（G，Gate）和漏極（D，Drain）組成，我們平時常聽見所謂的10 nm工藝、7nm工藝，這個長度其實指的是CMOS FET柵極的寬度，也被稱為柵長。縮短晶體管柵極的長度，可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的硅片成本。因此，CPU生產廠商不遺餘力地減小晶體管柵極的寬度，從而提高在單位面積上所集成的晶體管數量。
不過這種做法也會使得電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的單晶硅底板進行從負極流向正極的運動，也就是漏電。而隨著芯片中晶體管數量增加，原本僅數個原子厚的SiO2絕緣層會變得更薄進而導致自洩漏更多電子，這種自漏電現象導致了芯片額外的功耗。
為了解決漏電問題，各大公司推出了一系列的解決方案，但是這些方案僅能在柵長大於 7nm的時候一定程度上解決漏電問題。而在採用現有Si基的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應（由於不確定性無法控制電子的漏電現象）。
舉個例子：教授給學生布置essay，“柵長”就好比交作業的時間：如果要求一個月之內發給他，大家都會完成的很不錯；如果時間縮短為一週，那麼估計作業質量會明顯變差，部分同學甚至會有抄襲現象；如果教授說明天就交，好嘛，基本上沒人能寫完。
這一難題為芯片的製造帶來巨大的挑戰，尋找新的材料來替代硅製作7nm以下的晶體管則是一種有效的解決之法。
人們的目光也逐漸從大地之母——Si基材料轉移到了生命之源——C基材料。
碳納米管（CNT，由單片碳原子製成的直徑約為1納米的圓柱體納米碳材料）由於其納米級尺寸和同時高載流子傳輸的能力，由CNT製造的FET構建的數字系統作為CNFET，這種晶體管被認為能夠大大提高能量效率，甚至能夠高於如今基於硅的技術一個數量級。
在過去10年中，CNFET的製備技術日新月異，從以往的單個CNFET、單個數字邏輯門，到後來小型的數字電路和系統。2013年，MIT的研究組實現了一個完整的數字系統演示：一個由178個CNFET組成的計算機原型，但它所能做的很有限，僅實現了在單個數據位上操作的單條指令。
這是由於該材料面臨三個嚴峻的挑戰：
（1）材料缺陷：半導體CNT的純度難以控制；
（2）製造缺陷：CNT容易聚集，汙染基板；
（3）可變性缺陷：CNT半導體材料很難控制，使其難以形成pn極性來構建晶體管。
因為這些因素，到目前為止，科學家們尚未製造出完整的碳材料的 CMOS數字系統。
今年八月，MIT的MaxShulaker等人在Nature上發表了一篇名為“Modern Microprocessor Built from Complementary Carbon Nanotube Transistors”的研究。
該工作成功利用市面上的7nm工藝構建了一個碳基晶體管組成的16位微處理器RV16XNano。
它遵循傳統的微處理器設計（實現取指令，指令解碼，寄存器讀取，執行/存儲器訪問和回寫階段）。它採用RISC-V設計（RISC-V是當今商業產品中使用的標準開放式指令集架構，並在學術界和工業界廣泛流行），能在16位數據和地址上運行標準RISC-V 32位指令，併成功運行了著名程序代碼᠄ “Hello, world!”᠌᠌᠋᠋᠋。
該處理器大約使用了14,000個碳納米管晶體管（CMOS CNFET），這種晶體管的構造也被重新設計。
在硅系統中，所有金屬佈線只能在硅FET的底層上方製造，這樣的單側架構很容易導致佈線擁塞。區別於硅基的FET，RV16X-NANO中使用的CNFET具有三維（3D）物理結構——金屬互連層在CNFET層的上方和下方製造：CNFET下方的金屬層主要用於信號路由，而CNFET上方的金屬層主要用於功率分配。這種獨特的功能分區方式使得佈線更有條理性和效率，也大大節省了設計中不必要的面積。
如前文提到，半導體碳納米管的純度難以控制，雖然使用的CNT中半導體CNT的純度為99.99%，但這仍然比處理器的要求（純度約為99.999999%）低10,000倍。
為了解決這個問題，作者提出並用實驗驗證了一種新技術DREAM：它完全通過電路設計克服了金屬性CNT的存在。DREAM的關鍵貢獻在於它將所需的CNT減少了大約10,000倍。使得純度僅為99.99%的CNT能夠成功應用於處理器中。
為了降低團聚現象，作者提出了一種RINSE的方案，通過選擇性機械剝離工藝，在不影響未聚集CNT的情況下，將團聚的CNT聚集體除去。從而使得CNT聚集體的缺陷密度降低約250倍。
通過這種方式，研究人員成功構建了可商用的超大規模集成電路 (VLSI，Very Large Scale Integration)。
理論上，CNT處理器的效率可比硅片處理器的效率提高十倍，運行速度可提高三倍，且僅需使用大約三分之一的能量。但目前的這款處理器比硅器件略微慢，作者表示，這個原型處理器將會進一步改進。
雖然距離商用還需要更多的努力，但目前構造該處理器的技術都與現有的設計工具和製造設施兼容，這在尋找取代硅的半導體材料的道路上，毫無疑問是一項十分偉大的成就。
Ref：
Hills G, Lau C, Wright A, et al. Modern microprocessor built from complementary carbon nanotube transistors[J]. Nature, 2019, 572(7771): 595-602.