芯片的性能不是取決於晶體管的數量，像7納米的芯片，裡面大約有70億個晶體管。並不是晶體管數量多，性能就越好，而是和晶體管的結構製程、溝道，柵極尺寸有很大的關係。

芯片內部的核心就是晶體管，起著不同的作用

芯片的內部結構是核心、基板、針腳構成。基板是普通的PCB，用來固定核心和針腳，形成一個連接的主體。核心就是晶體管，裡面有不同硬件單元的類型，具有不同的功能。這麼多的晶體管，通過電路連接，處理不同的數據類型，起到電流、電壓控制，這樣芯片就可以實現強大的功能。

先要解決晶體管漏電的問題，芯片才能放下更多的晶體管

芯片的體積在縮小，對晶體管的體積也要求越來越小，溝道追求極致的距離，就容易造成漏電的問題。如果不解決這些問題，一個芯片的體積根本就不夠放下那麼多的晶體管，技術人員通過在晶體管的一端增加柵極，有了雙保險就可以控制晶體管發生漏電。電子是在溝道里活動，這個區域就需要它來平衡，形成導體連接。

晶體管新技術解決芯片空間問題

芯片裡的晶體管要使用新的技術，才能解決芯片空間的問題。現在主要用到的是FinFET技術，比以前的CMOS技術有很多的優勢，它可以給晶體管更多、更快的驅動電流，利用三維立體的結構減少漏電、功耗和波動。SOI器件技術通過氧化物將外界隔離，減小源電容，可以避免電子器件的延遲效應。FinFET和SOI這兩種技術比傳統的技術在柵極和閾值控制上更精準，未來3納米芯片上還會用到更先進的GAA(環繞閘極)納米技術。

現在一個7納米的芯片，使用了新的技術，晶體管的數量就有那麼多，以後芯片發展新的工藝，就要開發出更多晶體管新技術才能夠跟上芯片需求。

縮小納米制程的用意，就是縮小電晶體，就是可以在更小的芯片中塞入更多的電晶體，讓芯片不會因技術提升而變得更大；其次，可以增加處理器的運算效率；再者，減少體積也可以降低耗電量；最後，芯片體積縮小後，更容易塞入行動裝置中，滿足未來輕薄化的需求。

那麼晶體管是做什麼的呢？

晶體管是一種半導體器件，放大器或電控開關常用。晶體管是規範操作電腦，手機，和所有其他現代電子電路的基本構建塊。

由於其響應速度快，準確性高，晶體管可用於各種各樣的數字和模擬功能，包括放大，開關，穩壓，信號調製和振盪器。晶體管可獨立包裝或在一個非常小的的區域，可容納一億或更多的晶體管集成電路的一部分。

下面我們來看看縮小電晶體如何提高芯片的性能。

電腦是以 0 和 1 作運算的，要如何以電晶體滿足這個目的呢？做法就是判斷電晶體是否有電流流通。當在 Gate 端(如圖所示)做電壓供給，電流就會從 Drain 端到 Source 端，如果沒有供給電壓，電流就不會流動，這樣就可以表示 1 和 0。

再回來探究納米制程是什麼，以 14 納米為例，其製程是指在芯片中，線最小可以做到 14 納米的尺寸。縮小電晶體的最主要目的就是為了要減少耗電量，然而要縮小哪個部分才能達到這個目的？就是縮小柵極長度，即source端和drain端之間的距離，藉由縮小柵極(gate的長度)，電流可以用更短的路徑從 Drain 端到 Source 端，從而提升性能。

不過，製程並不能無限制的縮小，當我們將電晶體縮小到 20 納米左右時，就會遇到量子物理中的問題，讓電晶體有漏電的現象，抵銷縮小 L 時獲得的效益。作為改善方式，就是導入 FinFET（Tri-Gate）這個概念，如右上圖。在 Intel 以前所做的解釋中，可以知道藉由導入這個技術，能減少因物理現象所導致的漏電現象。

最後，則是為什麼會有人說各大廠進入 10 納米制程將面臨相當嚴峻的挑戰，主因是 1 顆原子的大小大約為 0.1 納米，在 10 納米的情況下，一條線只有不到 100 顆原子，在製作上相當困難，而且只要有一個原子的缺陷，像是在製作過程中有原子掉出或是有雜質，就會產生不知名的現象，影響產品的良率。