在如今互聯網社會，芯片基本上變得無處不在，計算機、手機和其他數字電器成為社會結構不可缺少的一部分。這是因為，現代計算、交流、製造和交通系統，包括互聯網，而這全都依賴於集成電路的存在，因為芯片是指內含集成電路的硅片。

很多學者認為有集成電路帶來的數字革命是人類歷史中最重要的事件。今天我們就來聊聊集成電路的發展史以及芯片的設計製造流程。

集成電路發展史

這裡，我們需要先搞懂這三個概念之間的區別。

集成電路（IC）就是在一塊極小的硅單晶片上，利用半導體工藝製作上許多晶體二極管、三極管及電阻、電容等元件，並連接成完成特定電子技術功能的電子電路。

集成電路

芯片是指內含集成電路的硅片，體積很小，常常是計算機或其他電子設備的一部分。

芯片

半導體指常溫下導電性能介於導體與絕緣體之間的材料。

半導體材料

簡單理解來說，在半導體上鑲嵌多個相關聯的電路，然後封裝在管殼上就想成了集成電路。芯片就是半導體元件產品的統稱，是集成電路的載體。

1877 年，這一年愛迪生髮明碳絲電燈，應用不久即出現了壽命太短的問題：因為碳絲難耐電火高溫，使用不久即告“蒸發”，燈泡的壽命也完結了。

愛迪生千方百計設法改進，直到1883 年他忽發奇想：在燈泡內另行封入一根銅線，也許可以阻止碳絲蒸發，延長燈泡壽命。經過反覆試驗，碳絲雖然蒸發如故，但他卻從這次失敗的實驗中發現了一個稀奇現象：即碳絲加熱後，銅線上竟有微弱的電流通過。銅線與碳絲並不聯接，電流究竟是如何產生，敏感的愛迪生肯定這是一項新的發現，並想到根據這一發現也許可以製成電流計、電壓計等實用電器。為此他申請了專利，命名為“愛迪生效應”。

愛迪生效應其實是提供給可以自由移動的帶有電荷的物質微粒（簡稱載流子）的熱能使它們能夠克服束縛位能。通過熱發射產生的載流子可能是電子或者離子。發射載流子之後原始區域會產生一個與被髮射載流子總和大小相同、極性相反的載流子。不過，如果發射極連接在電池上，則物體上產生的電荷會立即被電池提供的載流子中和掉，最終發射極會達到電平衡，重新回到之前的狀態。產生電子的熱發射被稱為熱電子發射。

1882年，弗萊明曾擔任愛迪生電光公司技術顧問。在1884年的時候，弗萊明出訪美國時拜會了愛迪生，共同討論了電發光的問題，這個時候，愛迪生向弗萊明展示了自己所發現的愛迪生效應。

經過思索的弗萊明得出來結論：在燈絲板極之間的空間是電的單行路。弗萊明在真空玻璃管內封裝入兩個金屬片，給陽極板加上高頻交變電壓後，出現了愛迪生效應，在交流電通過這個裝置時被變成了直流電。

弗萊明把這種裝有兩個電極的管子叫作真空二極管，它具有統一電流的方向和信號的解調兩種作用，這是人類歷史上第一隻電子器件。

弗萊明和二極管

而在這個基礎上，德福雷斯特發明了真空三極管。真空三極管擁有用電子訊號控制“開關”的性能，極適合用於高速執行數字型的邏輯及算數運算，我們可以用真空三極管來控制電路的導通與斷開，繼而形成邏輯電路。人們還利用真空三極管製作有線電話，它是構造最簡單的直熱式三極管，一根發亮的燈絲，如柵欄狀的柵極介於燈絲與屏極之間，而屏極位於最下方，就是一塊金屬片。

但是，真空管的陽極需要施加數百伏的高電壓，因此耗電量巨大，而且壽命也不是特別長。在第二次世界大戰期間，不少實驗室在有關硅和鍺材料的製造和理論研究方面，也取得了不少成績，這就為晶體管的發明奠定了基礎。

德福雷斯特和真空三極管

1945年秋天，貝爾實驗室成立了以肖克萊為首的半導體研究小組，成員有布拉頓、巴丁等人。他們經過一系列的實驗和觀察，逐步認識到半導體中電流放大效應產生的原因。在1950年，第一隻“PN結型晶體管”問世，今天的晶體管，大部分仍是這種PN結型晶體管。

PN結型晶體管的出現，開闢了電子器件的新紀元，引起了一場電子技術的革命。與電子管相比，晶體管的構件是沒有消耗的，消耗的電能也極少，也不需要預熱，更加結實可靠。被廣泛地應用於工農業生產、國防建設以及人們日常生活，還是第二代計算機的主要元件。

第一隻晶體管

揭開二十世紀信息革命的序幕，同時宣告信息化時代來臨的還是集成電路的誕生。

1958 年，來自德州儀器（不是山東德州哈）的傑克·基爾比估計怎麼樣也想到，人類社會已然離不開其當初的創造，他為信息帝國大廈的建立奉獻了磚石。

那個時候，基爾比靈光一閃，能否利用單獨一片硅做出完整的電路，如此可把電路縮到極小。當時基爾比的想法遭到了所有同樣的笑話。幸好，德州儀器的老闆覺得基爾比的想法好像有實踐價值，就支持他的想法。

之前的電路還是分立元件構成，也就是在PCB（印刷電路板）把三極管、二極管焊接起來構成芯片，而基爾比卻嘗試在鍺半導體芯片上生成了三極管等多個元件，並在元件之間用細金屬連線連接，從而形成了集成電路。之前由分立元件構成的2500px²印刷電路板，在集成電路上只需要1mm²的芯片就可以實現相同的功能。

我們所說的集成電路指的是採用特定的製造工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及元件間的連線，集成製作在一小塊硅基半導體晶片上並封裝在一個腔殼內，成為具有所需功能的微型器件。

集成電路取代了晶體管，為開發電子產品的各種功能鋪平了道路，並且大幅度降低了成本，第三代電子器件從此登上舞臺。它的誕生，使微處理器的出現成為了可能，也使計算機變成普通人可以親近的日常工具。

隨著固態電子的不斷髮展，大規模集成電路登上舞臺。這是指含邏輯門數為100門～9999門（或含元件數1000個～99999個），在一個芯片上集合有1000個以上電子元件的集成電路。

到如今，更是出現了集成10,000以上個等效門／片或100,000以上個元件／片為超大規模集成電路。

芯片的設計生產流程

芯片設計生產極其複雜，並且投入巨大。這也是為什麼很少企業敢涉足半導體領域的原因。

芯片設計分為前端設計和後端設計，前端設計（也稱邏輯設計）和後端設計（也稱物理設計）並沒有統一嚴格的界限，涉及到與工藝有關的設計就是後端設計。

首先企業在研發的時候，需要制訂好芯片規格，也就像功能列表一樣，包括芯片需要達到的具體功能和性能方面的要求。比如華為公司需要研發下一代的麒麟1020芯片，那麼芯片所要達到的功能與性能是怎麼樣的，這需要提前制定好，這樣研發人員才能拿出設計解決方案和具體實現架構，劃分模塊功能。

芯片規格

接著就是設計芯片的細節了。這個步驟就像初步記下建築的規畫，將整體輪廓描繪出來，方便後續製圖。這個時候半導體研發人員就需要使用硬件描述語言（如Verilog HDL是世界上最流行的硬件描述語言之一）將模塊功能以代碼來描述實現，也就是將實際的硬件電路功能通過硬件描述語言描述出來，形成寄存器傳輸級代碼。

32 bits 加法器的 Verilog 範例

硬件描述語言是電子系統硬件行為描述、結構描述、數據流描述的語言。利用這種語言，數字電路系統的設計才可以從頂層到底層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其複雜的數字系統。

一旦形成了代碼，這個時候就需要通過仿真驗證來檢驗編碼設計的正確性，檢驗的標準就是第一步制定的規格。看設計是否精確地滿足了規格中的所有要求。規格是設計正確與否的黃金標準，一切違反，不符合規格要求的，就需要重新修改設計和編碼。

利用NC-Verilog仿真驗證

設計和仿真驗證是反覆迭代的過程，直到驗證結果顯示完全符合規格標準。很多沒有經驗初入半導體行業的公司往往在這步就已經摺戟沉沙來！

仿真驗證通過之後進行邏輯綜合。邏輯綜合的結果就是把設計實現的硬件描述語言代碼翻譯成門級網表（網表是一類專業的、高效的信息化系統製作工具）。綜合需要設定約束條件，就是你希望綜合出來的電路在面積，時序等目標參數上達到的標準。

控制單元合成後的結果

邏輯綜合需要基於特定的綜合庫，不同的庫中，門電路基本標準單元的面積，時序參數是不一樣的。所以，選用的綜合庫不一樣，綜合出來的電路在時序，面積上是有差異的。一般來說，綜合完成後需要再次做仿真驗證（這個也稱為後仿真，之前的稱為前仿真）。

利用Design Compiler進行邏輯綜合

然後再進行驗證，在時序上對電路進行驗證，檢查電路是否存在建立時間和保持時間的違例，這個步驟叫靜態時序分析；最後還要再進行驗證，它是從功能上（STA是時序上）對綜合後的網表進行驗證。

時序設計軟件primetime

這樣之後才會得到芯片的門級網表電路，而這僅僅還只屬於芯片設計中的前端設計。

而到了後端設計，就要開始可測性設計。芯片內部往往都自帶測試電路，可測性設計的目的就是在設計的時候就考慮將來的測試。如果通過了可測性設計，那就可以進行佈局規劃了，佈局規劃能直接影響芯片最終的面積。

利用DFT Compiler進行邊界掃描

Astro佈局佈線流程

佈局規劃完成後就需要對時鐘信號單獨佈線，再進行普通信號佈線，包括各種標準單元（基本邏輯門電路）之間的走線。

Design Compiler進行時樹鍾綜合

佈線之後，對寄生參數提取，由於導線本身存在的電阻，相鄰導線之間的互感,耦合電容在芯片內部會產生信號噪聲，串擾和反射。這些效應會產生信號完整性問題，導致信號電壓波動和變化，如果嚴重就會導致信號失真錯誤。提取寄生參數進行再次的分析驗證，分析信號完整性問題是非常重要的。

基於CCI的寄生參數提取流程

最後再對完成佈線的物理版圖進行功能和時序上的驗證，後端設計就完成，當然了，實際的芯片設計工序會遠遠比上面提到的複雜。

整體流程如下

通過這次描述你就會就很清楚 IC 設計是一門非常複雜的專業，也多虧了電腦輔助軟體的成熟，讓 IC 設計得以加速。IC 設計廠十分依賴工程師的智慧，這裡所述的每個步驟都有其專門的知識，皆可獨立成多門專業的課程，

完成後端設計可以進行芯片製造了。芯片製造中，晶圓必不可少，從二氧化硅（SiO2）礦石，比如石英砂中用一系列化學和物理冶煉的方法提純出硅棒，然後切割成圓形的單晶硅片，這就是晶圓。

從硅棒上切下的晶圓片

晶圓是製造各式電腦芯片的基礎。我們可以將芯片製造比擬成用積木蓋房子，藉由一層又一層的堆疊，完成自己期望的造型（也就是各式芯片）。然而，如果沒有良好的地基，蓋出來的房子就會歪來歪去，不合自己所意，為了做出完美的房子，便需要一個平穩的基板。對芯片製造來說，這個基板就是晶圓。

晶圓要經過金屬濺鍍、塗布光阻、蝕刻技術、光阻去除等過程將微型電路覆蓋到表面上，這樣一塊晶圓上就會形成很多的集成電路芯片。

蝕刻、光照的原理圖。利用芯片公司設計好的電路圖，紫外線透過光刻膠在晶圓片上覆蓋微型電路

半導體企業提到的 CPU 製程這個概念，其實就是晶圓板上微型電路之間的間距，從最早的 3 微米到現在的 10 納米、7 納米等。之所以製程會減少，縮小製程的用意，是想在在更小的芯片中塞入更多的電晶體，讓芯片不會因技術提升而變得更大；其次，可以增加處理器的運算效率；再者，減少體積也可以降低耗電量；最後，芯片體積縮小後，更容易塞入行動裝置中，滿足未來輕薄化的需求。但是製程越減少，所面臨的難度以及所需要的投入、技術也就會越來越高。

晶圓表面

而隨著工藝的進步，晶圓片的大小也隨著技術的發展在增加，從原先的 2 寸、4 寸、6 寸、8 寸到現在 16 寸大小的晶圓片。

2 寸、4 寸、6 寸、8 寸晶圓片

那製程減少，晶圓片的尺寸又增大，意味著同一塊晶圓上能放入更多的電路，最後切割出更多的芯片，芯片的成本也會進一步降低。

晶圓表面

形成了集成電路芯片之後，最後還要通過嚴格的測試、切割，然後進行封裝，因為一顆芯片相當小且薄，如果不在外施加保護，會被輕易的刮傷損壞。此外，因為芯片的尺寸微小，如果不用一個較大尺寸的外殼，將不易以人工安置在電路板上。

常見集成電路(ic)芯片的封裝結構圖

完成封裝後，便要進入測試的階段，在這個階段便要確認封裝完的 IC 是否有正常的運作，正確無誤之後便可出貨給組裝廠，這個時候才形成了一枚最終可用的邏輯芯片——它可能是 CPU、也可能是手機裡負責移動通信的基帶處理器或者幫助電腦連上 Wi-Fi 的那塊小芯片。

這就是芯片從設計到生產的過程，可以說極其複雜，每一個工序都需要進行專門的學習，在大學裡一個工序甚至需要學習一個多學期。可以說半導體行業極其需要人才、資金、設備。

所以說半導體行業是最燒錢的行業，華為海思從04年到現在投入1000多億，才取得一些成果，就可見一斑！阿里的達摩院三年投入1000億。可以看一下，2017年半導體廠商研發投入，最低的都是百億人民幣起步！對於半導體行業大廠而言，砸個千億投入都是非常正常的！

中國芯片發展現狀

隨著 21 世紀的到來，中國在芯片領域開始了艱難的起步之路，如今，中國雖然在一些芯片領域突破了歐美的技術壟斷，比如海思鯤鵬 920 雖然是一款ARM處理器，但卻是由華為公司基於 7nm 工藝自主研發設計；還有常春藤 510 是展銳自主研發的 5G 芯片。中芯國際也已經掌握12納米的生產技術。

但是在 AD 轉換芯片、CPLD/FPGA（複雜可編程邏輯器件與複雜可編程邏輯陣列）以及射頻芯片等領域，歐美依然處於技術壟斷階段。

FPGA 是指一切通過軟件手段更改、配置器件內部連接結構和邏輯單元，完成既定設計功能的數字集成電路。FPGA 可以通過設定而實現各種複雜的功能電路。就好像一個機器人一樣，你想要跑步快，就把你設定為博爾特，你想要游泳猛，就把你設定成孫楊。

FPGA 誕生於 80 年代，一開始飽受質疑，當 FPGA 加入數字信號處理、嵌入式處理、高速串行和其他高端技術時，在 90 年代中後期，FPGA 開始發光發熱。FPGA 在市場應用廣泛，主要應用於通信設備的高速接口電路設計、數字信號處理方向/數學計算方向還有可編程片上系統（用可編程邏輯技術把整個系統放到一塊硅片上）。

身為發明者的賽靈思和後來將 FPGA 應用於可編程片上系統的阿爾特拉基本上壟斷了 FPGA 市場，提前佈局的專利保護對後來者形成了強大的市場壁壘，幾乎封鎖了所有通向FPGA商用產品的通途。二十多年來，上百家企業曾經想要衝擊 FPGA 市場，都鎩羽而歸。

紫光集團曾經想通過購買 Lattice 來破開壟斷局面，遭到特朗普政府的強勢打壓，如今中國電科、同創國芯、AGM等眾多國產企業正在努力依靠自主研發，突破封鎖。在中低端市場取得了不錯的成績。CPLD 在有些時候也會被納入 FPGA 之中，兩者之間的區別主要是在架構和工藝上會略有區別，但基本原理都是相同的。

射頻被認為是模擬芯片皇冠上的明珠，但模擬芯片一直是中國的弱項，主要是模擬芯片更加依賴研發人員的經驗，中國屬於後進者，經驗較少。2017 年國產射頻芯片市佔率只有 2%。國內射頻PA廠商唯捷創芯 2018 年打入了華為供應鏈。海思早已開始射頻Transceiver的研發，但前期測試結果相對不太理想。

射頻芯片之所以難度係數很高，因為他很依賴設計研發人員的經驗，即使是最自信的設計人員，對於射頻電路方面也要面臨帶來巨大的設計挑戰，並且需要專業的設計和分析工具。而在這方面，國產的技術人員儲備還十分少。

拆除屏蔽罩後就可以看到pcb的正面主要是手機的射頻芯片

AD轉換就是模數轉換。顧名思義，就是把模擬信號轉換成數字信號。這方面的主要壟斷廠商是 ADI、TI等。

另外，芯片製造業兩大至關重要的技術,蝕刻機和光刻機,在蝕刻機上我國已經攻克5nm技術，與歐美差距進一步縮小，但是在光刻機上，全世界只有荷蘭的 ASML 能夠製造頂級的光刻機。中國自主研發出世界首臺超分辨光刻機，才達到了22納米，通過雙重曝光也才達到12納米。

而芯片設計工具EDA（電子設計自動化）。在集成電路發展的早期，人工即可完成集成電路設計。但隨著摩爾定律的推進，要完成單位平方毫米內上億個門級電路的芯片的設計，則必須通過EDA輔助工具進行芯片設計。像我們上面提到的仿真驗證、邏輯綜合、靜態時序分析等等這些前端、後端工序都需要使用到各類EDA工具。沒有EDA工具設計芯片，就相當於炒菜沒有鍋一樣！

利用EDA工具DXP拖線

目前國際上主要有三大集成電路EDA公司，分別是Synopsys，Cadence，Mentor Graphics。三家在EDA行業的市佔率幾乎形成壟斷，且均為美國公司。而目前能涵蓋整個芯片設計和生產環節的EDA提供商只有Cadence和Synopsys，蘋果、高通，以及英特爾等芯片生產能力排名靠前的廠商都需要向這兩家公司採購軟件和服務。

經過近20年的發展，中國形成了華大九天、廣立微、芯禾科技三大EDA巨頭。

但是它們與新思還有著明顯的差距，首先，國內的EDA廠商EDA產品並不齊全，尤其在數字電路方面，我們整個國內EDA產業在這個領域短板明顯。

總結來說，目前整個半導體產業，貫穿而下的大致產業鏈條是：原材料（晶圓廠）——用工具設計（EDA）——設計（Fabless）——加工製造（Foundry）。

中國雖然有完整的半導體產業鏈，但是在高端芯片、加工製造技術依然與西方有很大的差距，而這需要大量的資金投入以及人才支持，希望中國的半導體產業可以形成自己的半導體生態，大踏步發展。

"

在如今互聯網社會，芯片基本上變得無處不在，計算機、手機和其他數字電器成為社會結構不可缺少的一部分。這是因為，現代計算、交流、製造和交通系統，包括互聯網，而這全都依賴於集成電路的存在，因為芯片是指內含集成電路的硅片。

很多學者認為有集成電路帶來的數字革命是人類歷史中最重要的事件。今天我們就來聊聊集成電路的發展史以及芯片的設計製造流程。

集成電路發展史

這裡，我們需要先搞懂這三個概念之間的區別。

集成電路（IC）就是在一塊極小的硅單晶片上，利用半導體工藝製作上許多晶體二極管、三極管及電阻、電容等元件，並連接成完成特定電子技術功能的電子電路。

集成電路

芯片是指內含集成電路的硅片，體積很小，常常是計算機或其他電子設備的一部分。

芯片

半導體指常溫下導電性能介於導體與絕緣體之間的材料。

半導體材料

簡單理解來說，在半導體上鑲嵌多個相關聯的電路，然後封裝在管殼上就想成了集成電路。芯片就是半導體元件產品的統稱，是集成電路的載體。

1877 年，這一年愛迪生髮明碳絲電燈，應用不久即出現了壽命太短的問題：因為碳絲難耐電火高溫，使用不久即告“蒸發”，燈泡的壽命也完結了。

愛迪生千方百計設法改進，直到1883 年他忽發奇想：在燈泡內另行封入一根銅線，也許可以阻止碳絲蒸發，延長燈泡壽命。經過反覆試驗，碳絲雖然蒸發如故，但他卻從這次失敗的實驗中發現了一個稀奇現象：即碳絲加熱後，銅線上竟有微弱的電流通過。銅線與碳絲並不聯接，電流究竟是如何產生，敏感的愛迪生肯定這是一項新的發現，並想到根據這一發現也許可以製成電流計、電壓計等實用電器。為此他申請了專利，命名為“愛迪生效應”。

愛迪生效應其實是提供給可以自由移動的帶有電荷的物質微粒（簡稱載流子）的熱能使它們能夠克服束縛位能。通過熱發射產生的載流子可能是電子或者離子。發射載流子之後原始區域會產生一個與被髮射載流子總和大小相同、極性相反的載流子。不過，如果發射極連接在電池上，則物體上產生的電荷會立即被電池提供的載流子中和掉，最終發射極會達到電平衡，重新回到之前的狀態。產生電子的熱發射被稱為熱電子發射。

1882年，弗萊明曾擔任愛迪生電光公司技術顧問。在1884年的時候，弗萊明出訪美國時拜會了愛迪生，共同討論了電發光的問題，這個時候，愛迪生向弗萊明展示了自己所發現的愛迪生效應。

經過思索的弗萊明得出來結論：在燈絲板極之間的空間是電的單行路。弗萊明在真空玻璃管內封裝入兩個金屬片，給陽極板加上高頻交變電壓後，出現了愛迪生效應，在交流電通過這個裝置時被變成了直流電。

弗萊明把這種裝有兩個電極的管子叫作真空二極管，它具有統一電流的方向和信號的解調兩種作用，這是人類歷史上第一隻電子器件。

弗萊明和二極管

而在這個基礎上，德福雷斯特發明了真空三極管。真空三極管擁有用電子訊號控制“開關”的性能，極適合用於高速執行數字型的邏輯及算數運算，我們可以用真空三極管來控制電路的導通與斷開，繼而形成邏輯電路。人們還利用真空三極管製作有線電話，它是構造最簡單的直熱式三極管，一根發亮的燈絲，如柵欄狀的柵極介於燈絲與屏極之間，而屏極位於最下方，就是一塊金屬片。

但是，真空管的陽極需要施加數百伏的高電壓，因此耗電量巨大，而且壽命也不是特別長。在第二次世界大戰期間，不少實驗室在有關硅和鍺材料的製造和理論研究方面，也取得了不少成績，這就為晶體管的發明奠定了基礎。

德福雷斯特和真空三極管

1945年秋天，貝爾實驗室成立了以肖克萊為首的半導體研究小組，成員有布拉頓、巴丁等人。他們經過一系列的實驗和觀察，逐步認識到半導體中電流放大效應產生的原因。在1950年，第一隻“PN結型晶體管”問世，今天的晶體管，大部分仍是這種PN結型晶體管。

PN結型晶體管的出現，開闢了電子器件的新紀元，引起了一場電子技術的革命。與電子管相比，晶體管的構件是沒有消耗的，消耗的電能也極少，也不需要預熱，更加結實可靠。被廣泛地應用於工農業生產、國防建設以及人們日常生活，還是第二代計算機的主要元件。

第一隻晶體管

揭開二十世紀信息革命的序幕，同時宣告信息化時代來臨的還是集成電路的誕生。

1958 年，來自德州儀器（不是山東德州哈）的傑克·基爾比估計怎麼樣也想到，人類社會已然離不開其當初的創造，他為信息帝國大廈的建立奉獻了磚石。

那個時候，基爾比靈光一閃，能否利用單獨一片硅做出完整的電路，如此可把電路縮到極小。當時基爾比的想法遭到了所有同樣的笑話。幸好，德州儀器的老闆覺得基爾比的想法好像有實踐價值，就支持他的想法。

之前的電路還是分立元件構成，也就是在PCB（印刷電路板）把三極管、二極管焊接起來構成芯片，而基爾比卻嘗試在鍺半導體芯片上生成了三極管等多個元件，並在元件之間用細金屬連線連接，從而形成了集成電路。之前由分立元件構成的2500px²印刷電路板，在集成電路上只需要1mm²的芯片就可以實現相同的功能。

我們所說的集成電路指的是採用特定的製造工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及元件間的連線，集成製作在一小塊硅基半導體晶片上並封裝在一個腔殼內，成為具有所需功能的微型器件。

集成電路取代了晶體管，為開發電子產品的各種功能鋪平了道路，並且大幅度降低了成本，第三代電子器件從此登上舞臺。它的誕生，使微處理器的出現成為了可能，也使計算機變成普通人可以親近的日常工具。

隨著固態電子的不斷髮展，大規模集成電路登上舞臺。這是指含邏輯門數為100門～9999門（或含元件數1000個～99999個），在一個芯片上集合有1000個以上電子元件的集成電路。

到如今，更是出現了集成10,000以上個等效門／片或100,000以上個元件／片為超大規模集成電路。

芯片的設計生產流程

芯片設計生產極其複雜，並且投入巨大。這也是為什麼很少企業敢涉足半導體領域的原因。

芯片設計分為前端設計和後端設計，前端設計（也稱邏輯設計）和後端設計（也稱物理設計）並沒有統一嚴格的界限，涉及到與工藝有關的設計就是後端設計。

首先企業在研發的時候，需要制訂好芯片規格，也就像功能列表一樣，包括芯片需要達到的具體功能和性能方面的要求。比如華為公司需要研發下一代的麒麟1020芯片，那麼芯片所要達到的功能與性能是怎麼樣的，這需要提前制定好，這樣研發人員才能拿出設計解決方案和具體實現架構，劃分模塊功能。

芯片規格

接著就是設計芯片的細節了。這個步驟就像初步記下建築的規畫，將整體輪廓描繪出來，方便後續製圖。這個時候半導體研發人員就需要使用硬件描述語言（如Verilog HDL是世界上最流行的硬件描述語言之一）將模塊功能以代碼來描述實現，也就是將實際的硬件電路功能通過硬件描述語言描述出來，形成寄存器傳輸級代碼。

32 bits 加法器的 Verilog 範例

硬件描述語言是電子系統硬件行為描述、結構描述、數據流描述的語言。利用這種語言，數字電路系統的設計才可以從頂層到底層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其複雜的數字系統。

一旦形成了代碼，這個時候就需要通過仿真驗證來檢驗編碼設計的正確性，檢驗的標準就是第一步制定的規格。看設計是否精確地滿足了規格中的所有要求。規格是設計正確與否的黃金標準，一切違反，不符合規格要求的，就需要重新修改設計和編碼。

利用NC-Verilog仿真驗證

設計和仿真驗證是反覆迭代的過程，直到驗證結果顯示完全符合規格標準。很多沒有經驗初入半導體行業的公司往往在這步就已經摺戟沉沙來！

仿真驗證通過之後進行邏輯綜合。邏輯綜合的結果就是把設計實現的硬件描述語言代碼翻譯成門級網表（網表是一類專業的、高效的信息化系統製作工具）。綜合需要設定約束條件，就是你希望綜合出來的電路在面積，時序等目標參數上達到的標準。

控制單元合成後的結果

邏輯綜合需要基於特定的綜合庫，不同的庫中，門電路基本標準單元的面積，時序參數是不一樣的。所以，選用的綜合庫不一樣，綜合出來的電路在時序，面積上是有差異的。一般來說，綜合完成後需要再次做仿真驗證（這個也稱為後仿真，之前的稱為前仿真）。

利用Design Compiler進行邏輯綜合

然後再進行驗證，在時序上對電路進行驗證，檢查電路是否存在建立時間和保持時間的違例，這個步驟叫靜態時序分析；最後還要再進行驗證，它是從功能上（STA是時序上）對綜合後的網表進行驗證。

時序設計軟件primetime

這樣之後才會得到芯片的門級網表電路，而這僅僅還只屬於芯片設計中的前端設計。

而到了後端設計，就要開始可測性設計。芯片內部往往都自帶測試電路，可測性設計的目的就是在設計的時候就考慮將來的測試。如果通過了可測性設計，那就可以進行佈局規劃了，佈局規劃能直接影響芯片最終的面積。

利用DFT Compiler進行邊界掃描

Astro佈局佈線流程

佈局規劃完成後就需要對時鐘信號單獨佈線，再進行普通信號佈線，包括各種標準單元（基本邏輯門電路）之間的走線。

Design Compiler進行時樹鍾綜合

佈線之後，對寄生參數提取，由於導線本身存在的電阻，相鄰導線之間的互感,耦合電容在芯片內部會產生信號噪聲，串擾和反射。這些效應會產生信號完整性問題，導致信號電壓波動和變化，如果嚴重就會導致信號失真錯誤。提取寄生參數進行再次的分析驗證，分析信號完整性問題是非常重要的。

基於CCI的寄生參數提取流程

最後再對完成佈線的物理版圖進行功能和時序上的驗證，後端設計就完成，當然了，實際的芯片設計工序會遠遠比上面提到的複雜。

整體流程如下

通過這次描述你就會就很清楚 IC 設計是一門非常複雜的專業，也多虧了電腦輔助軟體的成熟，讓 IC 設計得以加速。IC 設計廠十分依賴工程師的智慧，這裡所述的每個步驟都有其專門的知識，皆可獨立成多門專業的課程，

完成後端設計可以進行芯片製造了。芯片製造中，晶圓必不可少，從二氧化硅（SiO2）礦石，比如石英砂中用一系列化學和物理冶煉的方法提純出硅棒，然後切割成圓形的單晶硅片，這就是晶圓。

從硅棒上切下的晶圓片

晶圓是製造各式電腦芯片的基礎。我們可以將芯片製造比擬成用積木蓋房子，藉由一層又一層的堆疊，完成自己期望的造型（也就是各式芯片）。然而，如果沒有良好的地基，蓋出來的房子就會歪來歪去，不合自己所意，為了做出完美的房子，便需要一個平穩的基板。對芯片製造來說，這個基板就是晶圓。

晶圓要經過金屬濺鍍、塗布光阻、蝕刻技術、光阻去除等過程將微型電路覆蓋到表面上，這樣一塊晶圓上就會形成很多的集成電路芯片。

蝕刻、光照的原理圖。利用芯片公司設計好的電路圖，紫外線透過光刻膠在晶圓片上覆蓋微型電路

半導體企業提到的 CPU 製程這個概念，其實就是晶圓板上微型電路之間的間距，從最早的 3 微米到現在的 10 納米、7 納米等。之所以製程會減少，縮小製程的用意，是想在在更小的芯片中塞入更多的電晶體，讓芯片不會因技術提升而變得更大；其次，可以增加處理器的運算效率；再者，減少體積也可以降低耗電量；最後，芯片體積縮小後，更容易塞入行動裝置中，滿足未來輕薄化的需求。但是製程越減少，所面臨的難度以及所需要的投入、技術也就會越來越高。

晶圓表面

而隨著工藝的進步，晶圓片的大小也隨著技術的發展在增加，從原先的 2 寸、4 寸、6 寸、8 寸到現在 16 寸大小的晶圓片。

2 寸、4 寸、6 寸、8 寸晶圓片

那製程減少，晶圓片的尺寸又增大，意味著同一塊晶圓上能放入更多的電路，最後切割出更多的芯片，芯片的成本也會進一步降低。

晶圓表面

形成了集成電路芯片之後，最後還要通過嚴格的測試、切割，然後進行封裝，因為一顆芯片相當小且薄，如果不在外施加保護，會被輕易的刮傷損壞。此外，因為芯片的尺寸微小，如果不用一個較大尺寸的外殼，將不易以人工安置在電路板上。

常見集成電路(ic)芯片的封裝結構圖

完成封裝後，便要進入測試的階段，在這個階段便要確認封裝完的 IC 是否有正常的運作，正確無誤之後便可出貨給組裝廠，這個時候才形成了一枚最終可用的邏輯芯片——它可能是 CPU、也可能是手機裡負責移動通信的基帶處理器或者幫助電腦連上 Wi-Fi 的那塊小芯片。

這就是芯片從設計到生產的過程，可以說極其複雜，每一個工序都需要進行專門的學習，在大學裡一個工序甚至需要學習一個多學期。可以說半導體行業極其需要人才、資金、設備。

所以說半導體行業是最燒錢的行業，華為海思從04年到現在投入1000多億，才取得一些成果，就可見一斑！阿里的達摩院三年投入1000億。可以看一下，2017年半導體廠商研發投入，最低的都是百億人民幣起步！對於半導體行業大廠而言，砸個千億投入都是非常正常的！

中國芯片發展現狀

隨著 21 世紀的到來，中國在芯片領域開始了艱難的起步之路，如今，中國雖然在一些芯片領域突破了歐美的技術壟斷，比如海思鯤鵬 920 雖然是一款ARM處理器，但卻是由華為公司基於 7nm 工藝自主研發設計；還有常春藤 510 是展銳自主研發的 5G 芯片。中芯國際也已經掌握12納米的生產技術。

但是在 AD 轉換芯片、CPLD/FPGA（複雜可編程邏輯器件與複雜可編程邏輯陣列）以及射頻芯片等領域，歐美依然處於技術壟斷階段。

FPGA 是指一切通過軟件手段更改、配置器件內部連接結構和邏輯單元，完成既定設計功能的數字集成電路。FPGA 可以通過設定而實現各種複雜的功能電路。就好像一個機器人一樣，你想要跑步快，就把你設定為博爾特，你想要游泳猛，就把你設定成孫楊。

FPGA 誕生於 80 年代，一開始飽受質疑，當 FPGA 加入數字信號處理、嵌入式處理、高速串行和其他高端技術時，在 90 年代中後期，FPGA 開始發光發熱。FPGA 在市場應用廣泛，主要應用於通信設備的高速接口電路設計、數字信號處理方向/數學計算方向還有可編程片上系統（用可編程邏輯技術把整個系統放到一塊硅片上）。

身為發明者的賽靈思和後來將 FPGA 應用於可編程片上系統的阿爾特拉基本上壟斷了 FPGA 市場，提前佈局的專利保護對後來者形成了強大的市場壁壘，幾乎封鎖了所有通向FPGA商用產品的通途。二十多年來，上百家企業曾經想要衝擊 FPGA 市場，都鎩羽而歸。

紫光集團曾經想通過購買 Lattice 來破開壟斷局面，遭到特朗普政府的強勢打壓，如今中國電科、同創國芯、AGM等眾多國產企業正在努力依靠自主研發，突破封鎖。在中低端市場取得了不錯的成績。CPLD 在有些時候也會被納入 FPGA 之中，兩者之間的區別主要是在架構和工藝上會略有區別，但基本原理都是相同的。

射頻被認為是模擬芯片皇冠上的明珠，但模擬芯片一直是中國的弱項，主要是模擬芯片更加依賴研發人員的經驗，中國屬於後進者，經驗較少。2017 年國產射頻芯片市佔率只有 2%。國內射頻PA廠商唯捷創芯 2018 年打入了華為供應鏈。海思早已開始射頻Transceiver的研發，但前期測試結果相對不太理想。

射頻芯片之所以難度係數很高，因為他很依賴設計研發人員的經驗，即使是最自信的設計人員，對於射頻電路方面也要面臨帶來巨大的設計挑戰，並且需要專業的設計和分析工具。而在這方面，國產的技術人員儲備還十分少。

拆除屏蔽罩後就可以看到pcb的正面主要是手機的射頻芯片

AD轉換就是模數轉換。顧名思義，就是把模擬信號轉換成數字信號。這方面的主要壟斷廠商是 ADI、TI等。

另外，芯片製造業兩大至關重要的技術,蝕刻機和光刻機,在蝕刻機上我國已經攻克5nm技術，與歐美差距進一步縮小，但是在光刻機上，全世界只有荷蘭的 ASML 能夠製造頂級的光刻機。中國自主研發出世界首臺超分辨光刻機，才達到了22納米，通過雙重曝光也才達到12納米。

而芯片設計工具EDA（電子設計自動化）。在集成電路發展的早期，人工即可完成集成電路設計。但隨著摩爾定律的推進，要完成單位平方毫米內上億個門級電路的芯片的設計，則必須通過EDA輔助工具進行芯片設計。像我們上面提到的仿真驗證、邏輯綜合、靜態時序分析等等這些前端、後端工序都需要使用到各類EDA工具。沒有EDA工具設計芯片，就相當於炒菜沒有鍋一樣！

利用EDA工具DXP拖線

目前國際上主要有三大集成電路EDA公司，分別是Synopsys，Cadence，Mentor Graphics。三家在EDA行業的市佔率幾乎形成壟斷，且均為美國公司。而目前能涵蓋整個芯片設計和生產環節的EDA提供商只有Cadence和Synopsys，蘋果、高通，以及英特爾等芯片生產能力排名靠前的廠商都需要向這兩家公司採購軟件和服務。

經過近20年的發展，中國形成了華大九天、廣立微、芯禾科技三大EDA巨頭。

但是它們與新思還有著明顯的差距，首先，國內的EDA廠商EDA產品並不齊全，尤其在數字電路方面，我們整個國內EDA產業在這個領域短板明顯。

總結來說，目前整個半導體產業，貫穿而下的大致產業鏈條是：原材料（晶圓廠）——用工具設計（EDA）——設計（Fabless）——加工製造（Foundry）。

中國雖然有完整的半導體產業鏈，但是在高端芯片、加工製造技術依然與西方有很大的差距，而這需要大量的資金投入以及人才支持，希望中國的半導體產業可以形成自己的半導體生態，大踏步發展。

"