在逐步進入後摩爾定律時代的過程中，要延續摩爾定律的壽命，唯有解開後端“封裝”技術的瓶頸，所以近幾年晶圓代工大廠的發展重心，已逐漸從過去追求更先進納米制程，轉向封裝技術的創新。諸如三星、臺積電、英特爾等晶圓代工巨頭紛紛跨足封裝領域，3D封裝技術無疑開始成為巨頭角逐的重要戰場。
為什麼需要2.5D/3D封裝？
大多數集成電路製造商的商業現實是，即使資本支出在增加，節點遷移和晶圓尺寸的變化也在放緩。為了保持電路小尺寸、低成本和高性能優勢，製造商在工藝上採用更新的芯片封裝，如2.5-D集成電路和3-D集成電路。與傳統的封裝相比，這些先進的封裝技術(其中許多仍處於起步階段)有望提供更高的芯片連接性和更低的功耗。
鑑於這些優勢，先進封裝技術的應用似乎不可避免。根據Mordor intelligence的統計，先進封裝市場在2018年的估值為33.581億美元，預計到2024年將達到6937.73億美元，在預測期間(2019-2024)的CAGR為10.66%。隨著對人工智能(AI)需求的增長，對半導體的需求將會大幅增加。
"在逐步進入後摩爾定律時代的過程中，要延續摩爾定律的壽命，唯有解開後端“封裝”技術的瓶頸，所以近幾年晶圓代工大廠的發展重心，已逐漸從過去追求更先進納米制程，轉向封裝技術的創新。諸如三星、臺積電、英特爾等晶圓代工巨頭紛紛跨足封裝領域，3D封裝技術無疑開始成為巨頭角逐的重要戰場。
為什麼需要2.5D/3D封裝？
大多數集成電路製造商的商業現實是，即使資本支出在增加，節點遷移和晶圓尺寸的變化也在放緩。為了保持電路小尺寸、低成本和高性能優勢，製造商在工藝上採用更新的芯片封裝，如2.5-D集成電路和3-D集成電路。與傳統的封裝相比，這些先進的封裝技術(其中許多仍處於起步階段)有望提供更高的芯片連接性和更低的功耗。
鑑於這些優勢，先進封裝技術的應用似乎不可避免。根據Mordor intelligence的統計，先進封裝市場在2018年的估值為33.581億美元，預計到2024年將達到6937.73億美元，在預測期間(2019-2024)的CAGR為10.66%。隨著對人工智能(AI)需求的增長，對半導體的需求將會大幅增加。
圖1：先進封裝市場不斷增長
新興的2.5DIC和3.0DIC技術有望擴展倒裝芯片和晶圓級功能，通過使用插入器和TSV技術，可以將多個芯片垂直堆疊在一起。TSV疊加技術允許在不增加芯片尺寸的情況下，將更多的功能封裝到芯片中，並且插入層（其實質上執行路由功能）用於縮短通過集成電路的關鍵電路徑，從而產生更快的輸入和輸出。根據估計，使用先進封裝技術封裝的應用處理器和存儲器芯片將面積減少約30％或40％，比使用舊技術封裝的芯片快兩到三倍，可節省高達40％或更多的功耗。當然，對2.5DIC和3.0DIC技術的需求取決於一系列因素，包括低端智能手機，平板電腦，可穿戴設備和其他相關消費品的蓬勃發展市場，以及多個半導體公司的生態系統 （不僅僅是幾個大公司）致力於升級到更新的封裝技術。
不過在制定任何戰略或工藝變革之前，半導體廠商必須考慮到先進封裝市場的發展方向。這種工藝。對於IC製造商和代工廠而言，終端封裝是半導體制造工藝中最小和利潤最低的部分。整個封裝過程產生了一系列前端，中端和後端活動，這些活動是在集成電路設計之後但在芯片測試開始之前進行的。從頭到尾的關鍵封裝活動包括鑽孔（蝕刻，光刻和絕緣），絕填充絕緣孔以實現連接性，研磨晶片表面以露出銅柱（也稱為透鏡），使柱子碰撞軟化表面，芯片堆疊和芯片測試。IC製造商傾向於在此過程中管理許多前端活動，但大多數中期和後端活動都是由專門從事外封裝配和測試（OSAT）的代工廠完成的。與IDM市場相比，OSAT市場更加分散；領導該細分市場的四家公司的總銷售額僅佔整個OSAT市場的45％。OSAT玩家的利潤率較低（OSAT約為20％，而IDM為40％），材料和勞動力成本較高，而且主要是在提高運營效率而非創新。
但這裡面機會與風險是並存的，現在市場上仍存在很多關於2.5DIC和3.0DIC技術的不確定性。例如，何時以及如何採用這些新的封裝配置，誰將在市場中佔據主導地位，以及中國將扮演的角色。作為早期採用者，存在很大的風險和投資（時間和金錢），例如，第一批推動者需要幫助將多種技術標準降低到少數，並且需要重新考慮他們在製造業價值鏈中的角色。所有半導體行業的公司（例如，內存供應商，邏輯製造商，代工廠和封裝分包商）必須探索戰略聯盟和合作夥伴關係，以確保開發出可行的先進封裝生態系統。對於IC製造商，代工廠和其他公司來說，還有可能在定價和數量方面贏得競爭對手。因此，半導體企業在高級封裝方面面臨著至關重要的決策，他們的目標是成為先行者還是快速追隨者決定了這些選擇的複雜程度。
這是什麼？
在半導體開發的最後階段，一小塊材料（硅晶片，邏輯和存儲器）被包裹在支撐殼中，以防止物理損壞和腐蝕，並允許芯片連接到電路板。典型的封裝配置包括20世紀80年代的無引線芯片載體和pin-gri陣列，2000年代的系統級封裝和封裝疊層設置，以及最近的二維集成電路技術，如晶圓級別，倒裝芯片和硅通孔封裝。如圖2所示。
"在逐步進入後摩爾定律時代的過程中，要延續摩爾定律的壽命，唯有解開後端“封裝”技術的瓶頸，所以近幾年晶圓代工大廠的發展重心，已逐漸從過去追求更先進納米制程，轉向封裝技術的創新。諸如三星、臺積電、英特爾等晶圓代工巨頭紛紛跨足封裝領域，3D封裝技術無疑開始成為巨頭角逐的重要戰場。
為什麼需要2.5D/3D封裝？
大多數集成電路製造商的商業現實是，即使資本支出在增加，節點遷移和晶圓尺寸的變化也在放緩。為了保持電路小尺寸、低成本和高性能優勢，製造商在工藝上採用更新的芯片封裝，如2.5-D集成電路和3-D集成電路。與傳統的封裝相比，這些先進的封裝技術(其中許多仍處於起步階段)有望提供更高的芯片連接性和更低的功耗。
鑑於這些優勢，先進封裝技術的應用似乎不可避免。根據Mordor intelligence的統計，先進封裝市場在2018年的估值為33.581億美元，預計到2024年將達到6937.73億美元，在預測期間(2019-2024)的CAGR為10.66%。隨著對人工智能(AI)需求的增長，對半導體的需求將會大幅增加。
圖1：先進封裝市場不斷增長
新興的2.5DIC和3.0DIC技術有望擴展倒裝芯片和晶圓級功能，通過使用插入器和TSV技術，可以將多個芯片垂直堆疊在一起。TSV疊加技術允許在不增加芯片尺寸的情況下，將更多的功能封裝到芯片中，並且插入層（其實質上執行路由功能）用於縮短通過集成電路的關鍵電路徑，從而產生更快的輸入和輸出。根據估計，使用先進封裝技術封裝的應用處理器和存儲器芯片將面積減少約30％或40％，比使用舊技術封裝的芯片快兩到三倍，可節省高達40％或更多的功耗。當然，對2.5DIC和3.0DIC技術的需求取決於一系列因素，包括低端智能手機，平板電腦，可穿戴設備和其他相關消費品的蓬勃發展市場，以及多個半導體公司的生態系統 （不僅僅是幾個大公司）致力於升級到更新的封裝技術。
不過在制定任何戰略或工藝變革之前，半導體廠商必須考慮到先進封裝市場的發展方向。這種工藝。對於IC製造商和代工廠而言，終端封裝是半導體制造工藝中最小和利潤最低的部分。整個封裝過程產生了一系列前端，中端和後端活動，這些活動是在集成電路設計之後但在芯片測試開始之前進行的。從頭到尾的關鍵封裝活動包括鑽孔（蝕刻，光刻和絕緣），絕填充絕緣孔以實現連接性，研磨晶片表面以露出銅柱（也稱為透鏡），使柱子碰撞軟化表面，芯片堆疊和芯片測試。IC製造商傾向於在此過程中管理許多前端活動，但大多數中期和後端活動都是由專門從事外封裝配和測試（OSAT）的代工廠完成的。與IDM市場相比，OSAT市場更加分散；領導該細分市場的四家公司的總銷售額僅佔整個OSAT市場的45％。OSAT玩家的利潤率較低（OSAT約為20％，而IDM為40％），材料和勞動力成本較高，而且主要是在提高運營效率而非創新。
但這裡面機會與風險是並存的，現在市場上仍存在很多關於2.5DIC和3.0DIC技術的不確定性。例如，何時以及如何採用這些新的封裝配置，誰將在市場中佔據主導地位，以及中國將扮演的角色。作為早期採用者，存在很大的風險和投資（時間和金錢），例如，第一批推動者需要幫助將多種技術標準降低到少數，並且需要重新考慮他們在製造業價值鏈中的角色。所有半導體行業的公司（例如，內存供應商，邏輯製造商，代工廠和封裝分包商）必須探索戰略聯盟和合作夥伴關係，以確保開發出可行的先進封裝生態系統。對於IC製造商，代工廠和其他公司來說，還有可能在定價和數量方面贏得競爭對手。因此，半導體企業在高級封裝方面面臨著至關重要的決策，他們的目標是成為先行者還是快速追隨者決定了這些選擇的複雜程度。
這是什麼？
在半導體開發的最後階段，一小塊材料（硅晶片，邏輯和存儲器）被包裹在支撐殼中，以防止物理損壞和腐蝕，並允許芯片連接到電路板。典型的封裝配置包括20世紀80年代的無引線芯片載體和pin-gri陣列，2000年代的系統級封裝和封裝疊層設置，以及最近的二維集成電路技術，如晶圓級別，倒裝芯片和硅通孔封裝。如圖2所示。
圖2：集成電路封裝自20世紀70年代以來一直在發展
2.5DIC和3.0DIC技術的複雜性以及生產它們的IC製造商和OSAT代工廠的經濟性意味著IDM和代工廠仍然需要處理前端工作，而OSAT仍然最適合處理後端流程，例如通過顯示，碰撞，堆疊和測試。後者的活動依賴於內插器製造，這是一種對技術要求低且成本敏感型的工藝。但是，正如圖3所示，中間正出現一個灰色地帶，在早期採用2.5DIC和3.0DIC技術階段，IC製造商可能需要重新考慮他們在這個生產階段的作用，探索在承擔更高的工藝和實施成本以及獲得更好的性能和競爭力之間的權衡。
"在逐步進入後摩爾定律時代的過程中，要延續摩爾定律的壽命，唯有解開後端“封裝”技術的瓶頸，所以近幾年晶圓代工大廠的發展重心，已逐漸從過去追求更先進納米制程，轉向封裝技術的創新。諸如三星、臺積電、英特爾等晶圓代工巨頭紛紛跨足封裝領域，3D封裝技術無疑開始成為巨頭角逐的重要戰場。
為什麼需要2.5D/3D封裝？
大多數集成電路製造商的商業現實是，即使資本支出在增加，節點遷移和晶圓尺寸的變化也在放緩。為了保持電路小尺寸、低成本和高性能優勢，製造商在工藝上採用更新的芯片封裝，如2.5-D集成電路和3-D集成電路。與傳統的封裝相比，這些先進的封裝技術(其中許多仍處於起步階段)有望提供更高的芯片連接性和更低的功耗。
鑑於這些優勢，先進封裝技術的應用似乎不可避免。根據Mordor intelligence的統計，先進封裝市場在2018年的估值為33.581億美元，預計到2024年將達到6937.73億美元，在預測期間(2019-2024)的CAGR為10.66%。隨著對人工智能(AI)需求的增長，對半導體的需求將會大幅增加。
圖1：先進封裝市場不斷增長
新興的2.5DIC和3.0DIC技術有望擴展倒裝芯片和晶圓級功能，通過使用插入器和TSV技術，可以將多個芯片垂直堆疊在一起。TSV疊加技術允許在不增加芯片尺寸的情況下，將更多的功能封裝到芯片中，並且插入層（其實質上執行路由功能）用於縮短通過集成電路的關鍵電路徑，從而產生更快的輸入和輸出。根據估計，使用先進封裝技術封裝的應用處理器和存儲器芯片將面積減少約30％或40％，比使用舊技術封裝的芯片快兩到三倍，可節省高達40％或更多的功耗。當然，對2.5DIC和3.0DIC技術的需求取決於一系列因素，包括低端智能手機，平板電腦，可穿戴設備和其他相關消費品的蓬勃發展市場，以及多個半導體公司的生態系統 （不僅僅是幾個大公司）致力於升級到更新的封裝技術。
不過在制定任何戰略或工藝變革之前，半導體廠商必須考慮到先進封裝市場的發展方向。這種工藝。對於IC製造商和代工廠而言，終端封裝是半導體制造工藝中最小和利潤最低的部分。整個封裝過程產生了一系列前端，中端和後端活動，這些活動是在集成電路設計之後但在芯片測試開始之前進行的。從頭到尾的關鍵封裝活動包括鑽孔（蝕刻，光刻和絕緣），絕填充絕緣孔以實現連接性，研磨晶片表面以露出銅柱（也稱為透鏡），使柱子碰撞軟化表面，芯片堆疊和芯片測試。IC製造商傾向於在此過程中管理許多前端活動，但大多數中期和後端活動都是由專門從事外封裝配和測試（OSAT）的代工廠完成的。與IDM市場相比，OSAT市場更加分散；領導該細分市場的四家公司的總銷售額僅佔整個OSAT市場的45％。OSAT玩家的利潤率較低（OSAT約為20％，而IDM為40％），材料和勞動力成本較高，而且主要是在提高運營效率而非創新。
但這裡面機會與風險是並存的，現在市場上仍存在很多關於2.5DIC和3.0DIC技術的不確定性。例如，何時以及如何採用這些新的封裝配置，誰將在市場中佔據主導地位，以及中國將扮演的角色。作為早期採用者，存在很大的風險和投資（時間和金錢），例如，第一批推動者需要幫助將多種技術標準降低到少數，並且需要重新考慮他們在製造業價值鏈中的角色。所有半導體行業的公司（例如，內存供應商，邏輯製造商，代工廠和封裝分包商）必須探索戰略聯盟和合作夥伴關係，以確保開發出可行的先進封裝生態系統。對於IC製造商，代工廠和其他公司來說，還有可能在定價和數量方面贏得競爭對手。因此，半導體企業在高級封裝方面面臨著至關重要的決策，他們的目標是成為先行者還是快速追隨者決定了這些選擇的複雜程度。
這是什麼？
在半導體開發的最後階段，一小塊材料（硅晶片，邏輯和存儲器）被包裹在支撐殼中，以防止物理損壞和腐蝕，並允許芯片連接到電路板。典型的封裝配置包括20世紀80年代的無引線芯片載體和pin-gri陣列，2000年代的系統級封裝和封裝疊層設置，以及最近的二維集成電路技術，如晶圓級別，倒裝芯片和硅通孔封裝。如圖2所示。
圖2：集成電路封裝自20世紀70年代以來一直在發展
2.5DIC和3.0DIC技術的複雜性以及生產它們的IC製造商和OSAT代工廠的經濟性意味著IDM和代工廠仍然需要處理前端工作，而OSAT仍然最適合處理後端流程，例如通過顯示，碰撞，堆疊和測試。後者的活動依賴於內插器製造，這是一種對技術要求低且成本敏感型的工藝。但是，正如圖3所示，中間正出現一個灰色地帶，在早期採用2.5DIC和3.0DIC技術階段，IC製造商可能需要重新考慮他們在這個生產階段的作用，探索在承擔更高的工藝和實施成本以及獲得更好的性能和競爭力之間的權衡。
圖3：誰將擁有灰色地帶？
事實上，市場很可能不會整體波動。不同的部門可能會根據投資的相對效益和競爭水平進行轉型。生產高端應用處理器、高端圖像傳感器、企業內存設備、圖形處理單元和中央處理單元的IDM和代工廠可能是最先採取行動的企業之一。一些領先的圖形處理單元和高端內存產品已經處於早期採用階段。但是那些在低端產品的集成電路，如低端到中端手機的基帶，可能會在後期過渡。
早期採用者可能包括如英特爾、三星、和臺灣半導體制造等公司，那些具有足夠的規模來提高體積，降低成本，減少風險足夠，以便其他人也會效仿的公司。隨後，快速跟隨者可能會發現更容易進行轉換，但也可能僅限於與先行者合作，作為他們從先進的打包技術中獲取成本和性能優勢的唯一方法。對於他們來說，一些OSAT代工廠也準備通過與更大的代工廠合作，為無晶圓廠的玩家提供2.5DIC和3.0DIC技術。例如，Amkor Technology的客戶群包括全球大多數主要的無晶圓廠製造商，該公司一直在與Xilinx就TSV技術相關的資格進行密切合作。
晶圓廠的你追我趕
臺積電
說到晶圓廠的封裝佈局領先者當屬臺積電，早在2008年底臺積電成立導線與封裝技術整合部門，正式進軍封裝領域。臺積電的3D封裝工藝主要分為前段3D封裝和後段3D封裝，通過後段3D封裝是獲得了一個可以直接使用的芯片，而使用前道封裝則只是獲得了一個異構芯片，還需要我們進行封裝才能獲得可用的芯片。
臺積電的前段封裝技術有SoIC和WoW：
SoIC：2018年4月的美國加州聖塔克拉拉第二十四屆年度技術研討會上，臺積電首度對外界公佈創新的系統整合單芯片(SoIC)多芯片3D堆疊技術。SoIC屬於臺積電的前段3D封裝工藝。
根據臺積電在第二十四屆年度技術研討會中的說明，SoIC是一種創新的多芯片堆疊技術，是一種晶圓對晶圓的鍵合技術，SoIC是基於臺積電的CoWoS(Chip on wafer on Substrate)與多晶圓堆疊(WoW)封裝技術開發的新一代創新封裝技術，可以讓臺積電具備直接為客戶生產3D IC的能力。
WoW：Wafer-on-Wafer (WoW，堆疊晶圓)，就像是3D NAND閃存多層堆疊一樣，將兩層Die以鏡像方式垂直堆疊起來，有望用於生產顯卡GPU，創造出晶體管規模更大的GPU。
臺積電的前段封裝技術，如2.5Ｄ的高端封裝技術 CoWoS，以及經濟型的扇出型晶圓InFO都非常成功，此外，臺積電還推出了另類的InFO工藝SoW（System on Wafer），臺積電方面表示，這兩個封裝技術將會在公司的先進封裝佈局中扮演重要角色。而今年4月，臺積電宣佈完成全球首顆3D IC封裝，預計將於2021年量產。
英特爾
英特爾雖然在10 nm工藝技術上延遲4年，導致全球芯片製造的龍頭寶座拱手讓給臺積電，但從2019年開始，英特爾展開絕地大反攻。9月初，在上海ICChina上，英特爾製程&封裝部門技術營銷總監Jason Gorss表示：“多年來業界並沒有在先進封裝上投入太多精力，但近年來情況發生了變化。先進封裝已成為各公司打造差異化優勢的一個重要領域，以及一個能夠提升性能、提高功率、縮小外形尺寸和提高帶寬的機會。”
今年年初，英特爾提出的Foveros 3D立體芯片封裝技術，對上臺積電的 SoIC 技術，Foveros 3D封裝技術帶來了3D堆疊的顯著優勢，可實現邏輯對邏輯（logic-on-logic）的集成，為芯片設計提供極大的靈活性。為了在封裝技術全面大反攻，英特爾也大力藉助“小芯片”（chiplet）概念，讓存儲和運算芯片能以不同組合堆疊，Foveros這項3D封裝技術可以將產品分解成更小的“小芯片”。
其首款產品為Lakefield，也是英特爾首款使用3D封裝技術的異質整合處理器。Lakefield處理器能在單一芯片中將多個小芯片以及其他多個運算單元打包在一起，靠的就是Foveros 3D封裝技術。
在今年7月，英特爾又推出了一系列全新封裝基礎工具，包括將EMIB和Foveros技術相結合的創新應用（Co-EMIB），全方位互連（ODI）技術，和全新裸片間接口（MDIO）技術。英特爾推出的Co-EMIB技術可以理解為EMIB和Foveros兩項技術的結合，在水平同物理層互連和垂直互連同時，實現Foveros 3D堆疊之間的水平互連。Co-EMIB技術能夠做到不管是2D水平互連還是3D堆疊互連，單片與單片之間都可以實現近乎於SoC級高度整合的低功耗、高帶寬、高性能表現，為芯片封裝帶來絕佳的靈活性。
英特爾先進封裝技術的優勢是可以實現垂直以及橫向的同時互連，並且允許將不同的邏輯計算單元整合在一個系統級封裝裡。在異構和以數據為中心的時代，數據量越來越龐大，可以看出，在製程和封裝領域，英特爾正以跨晶體管、封裝和芯片設計的協同優化快速革新。
三星
追溯三星晶圓代工的歷史可以發現，2017年，三星將晶圓代工列為了獨立業務部門，至此，三星也開始展露了在晶圓代工上的野心。2018年初，在韓國首爾舉辦的三星晶圓代工論壇上，三星公佈了其封測領域的路線圖，就2.5D/3D封裝上來說，三星已經可以提供I-Cube 2.5D封裝，2019年則會推出3D SiP系統級封裝。
隨著臺積電、三星與Intel積極推出3D封裝，也將引領代工封測廠一併跟進。
封測廠的積極佈局
近年來，中國集成電路產業的高度景氣使得國內封測業規模不斷擴大，長電科技、華天科技、通富微電被稱為國內“封測三劍客”，三家公司在先進封裝方面均有所佈局。
華天科技
華天科技此前已在國內形成了天水、西安、崑山三大產業基地，其中崑山基地則側重於面向3D封裝的Bumping與TSV技術，華天崑山是最早能夠提供量產CIS TSV封裝代加工服務的公司之一，是少數能夠同時實現8、12寸Bumping、TSV量產封裝的公司之一。
在TSV先進封裝方面，華天崑山自2008年6月成立以來，便聚焦於包括TSV在內的先進封裝業務。公司在2009年7月實現了TSV首樣，2010年4月TSV產品便實現量產；2012年被評為“江蘇省TSV硅通孔3D封裝工程技術研究中心”；2013年11月，項目“TSV硅通孔技術在影像傳感芯片封裝的研發與產業化”被科技部評為“重大科技成果轉化項目”。2018年11月高可靠性車用晶圓級先進封裝生產線項目簽約儀式在崑山開發區成功舉行，至此華天科技在崑山佈局了三條技術領先的高端封測量產產線。
通富微電
通富微電專業從事集成電路封裝測試，是中國集成電路封裝測試領軍企業。通富微電擁有Bumping、WLCSP、FC、BGA、SiP等先進封測技術，QFN、QFP、SO等傳統封測技術以及汽車電子產品、MEMS等封測技術；以及圓片測試、系統測試等測試技術。公司在國內封測企業中率先實現12英寸28納米手機處理器芯片後工序全製程大規模生產，包括Bumping、CP、FC、FT、SLT等。公司的產品和技術廣泛應用於高端處理器芯片（CPU 、GPU）、存儲器、信息終端、物聯網、功率模塊、汽車電子等面向智能化時代的雲、管、端領域。全球前十大半導體制造商有一半以上是公司的客戶。
長電科技
2016年，長電科技躋身於全球前三大封測廠，長電科技具有廣泛的技術積累和產品解決方案，包括有自主知識產權的Fan-out eWLB、WLCSP、Bump、PoP、fcBGA、SiP、PA等封裝技術。
在先進封裝技術方面，長電科技具備完整的3D TSV封裝技術開發與量產能力，WLCSP產品出貨量已超過360億顆，FOWLP產品出貨量已超過17億顆。公司持續加強先進封裝測試技術的領先優勢，並通過實施各種先進研發項目來實現產品組合的多元化，例如，用於5G/毫米波，網絡，存儲，高性能計算(HPC)，MEMS/傳感器和汽車應用等的項目包括採用超出7nm先進硅節點技術的高端倒裝產品，先進的射頻和功率產品，及高度集成的3D SiP模塊開發。
日月光
日月光是2.5D / 3D封裝技術的先驅之一，併成功推出了世界上第一個配備高帶寬存儲器（HBM）的2.5D IC封裝的批量生產。為了延續這項技術創新的發展勢頭，日月光正在推出用於芯片堆疊和多芯片解決方案的高密度扇出技術，以在整個市場環境中實現高帶寬和高性能。
對先行者和快速追隨者的影響
成為2.5DIC和3.0DIC封裝技術的先行者意味著什麼？早期採用者需要在生態系統中進行大量投資，例如，僱用新工程師，或花費時間和金錢建立合作關係。他們還需要找到性價比高的方法來升級他們的設備，以處理更新的基於TSV的技術和流程。在某些情況下，可以擴展現有的2.0DIC機器以滿足更新的容量要求。但IC製造商和代工廠可能還需要購買和安裝新設備，例如TSV蝕刻或銅填充。
先行者還需要塑造行業關於封裝標準的討論。例如，目前還沒有用於集成電路的臨時鍵合和剝離的標準方法；不同的工廠使用激光，加熱或機械工藝來做同樣的工作，從而錯過了不僅節省成本而且最小化質量問題的機會。先行者應考慮與先進封裝行業的其他參與者合作，以建立通用的工藝流程，設備規格，邏輯到內存接口等等。目前若干此類夥伴關係和舉措正在開展中。半導體行業協會JEDEC固態技術協會（前聯合電子設備工程委員會）多年來一直致力於制定標準在IC製造中使用3.0DIC封裝技術。此外，GLOBALFOUNDRIES還建立了Advanced Assembly Solutions，以加速半導體連接，組裝和封裝技術的創新。聯盟成員包括在裝配和測試領域的Amkor Technology，ASE Group和STATS ChipPAC。
基於此，快速跟隨者可以在先行者的帶領下降低風險並將投資最小化。然而，隨著2.5DIC和3.0DIC技術的發展，快速的追隨者很可能希望重新加入到競爭中。他們將需要密切關注先行者的活動，參與標準化的討論，保持與客戶的溝通渠道暢通，以衡量他們對先進封裝的需求。他們可能還想追蹤潛在的併購夥伴，例如TSV設備製造商。
OSAT玩家，IDM，代工廠和半導體市場中的其他人之間的合作對於構建可靠的高級封裝生態系統至關重要。第二來源的封裝服務提供商以及內存供應商，邏輯IDM，代工廠和分包商之間的戰略聯盟，這將是一個重要因素，使公司能夠優化其先進封裝技術的回報，並確保持續創新。
結語
總體來看，3D封裝技術遲早有上馬的一天，只是時間的問題。根據麥肯錫的見解，首先是緩慢而穩定的過渡半導體公司將逐步從倒裝芯片和2.0DIC技術轉向將2.5DIC和3.0DIC技術整合到芯片中；到2022年3.0DIC技術將佔先進封裝市場的20％至30％，但只有少數大型企業採用這些技術，實施成本仍然比2.0DIC成本高出50％。其次是行業的右轉，到2022年，2.5DIC和3.0DIC技術將佔先進封裝市場的50％以上。
未來多個行業參與者將採用3.0DIC技術併合作加強先進的封裝生態系統。實施成本僅比2.0DIC高出20％至30％。鑑於生產成本沒有足夠快地下降，並且包含2.5DIC和3.0DIC芯片（例如可穿戴設備）的設備的潛在終端市場已蓄勢待發，但發展緩慢，因此更有可能實現緩慢而穩定的轉變。
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。
今天是《半導體行業觀察》為您分享的第2064期內容，歡迎關注。
半導體行業觀察
『半導體第一垂直媒體』
實時 專業 原創 深度
"