1. 時鐘電路的構成
在主板上，各種設備都需要在統一的節拍下協同工作，如果主板上的時鐘不同步會造成
各種各樣的故障，輕則死機、不穩定，重則系統不能正常運行。
時鐘電路以晶振（14.318MHZ）和時鐘芯片(又叫分頻處理器)為核心.主板通電之後,電
源通過電路轉換之後向時鍾芯片供電,時鐘芯片工作之後會把 14.318MHZ 的基準時鐘分割成
不同週期,然後再對每個不同週期的頻率信號進行升頻或者降頻,產生不同頻率的時鐘信號,
通過時鐘芯片的外圍電路,直接發出,加入到後級的各個電路供時鐘.
2. 時鐘電路工作原理
Vddp 3.3V 和 Vddl2.5V 電壓經過二極管和電感進入分頻器後，分頻器開始工作，和晶體一起產生振盪，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在 450---700 歐之間。在它的兩腳各有 1V 左右的電壓，由分頻器提供。晶體兩腳產生的頻率總和是 14.318M。
沒有總頻，南、北橋、CPU、CACHE、I/O、內存上就沒有頻率。有了總頻，也不一定有頻率。總頻一定正常，可以說明晶體和分頻器基本上正常，主要是晶體的振盪電路已經完全正常，反之就不正常。當總頻產生後，分頻器開始分頻，分頻器分過來的頻率送到南橋，
在南橋處理過後送到 PCI 接口 B8和 ISA的 B20 腳，這兩腳叫系統測試腳，這個測試腳可以反映主板上所有的時鐘是否正常。系統時鐘的波形幅度一定要大於 1.5V，這兩腳的阻值在450---700 歐之間，由南橋提供。
3. 分頻器引腳定義，
m83196s-14A
(分頻器引腳功能和電壓值)
Xin 晶振輸入 1.6V左右...
Xout 晶振輸出 1.2V左右..
PCICLK1-4 PCI 時鐘 1.6V 左右..
CPUCLK_FCPUCLK, CPU 時鐘P4主板 0.5V，有些 主板 1.1V..
PCICLK5/PCI_STOP#當為"1"時為 PCICLK5 輸出，當為"0"時停止 CPU 時鐘3.3V..
PCICLK6/CPU_STOP#當為"1"時為 PCICLK6 輸出，當為"0"時停止 PCI 時鐘3.3V...
SDATA* 串行數據（由南橋控制） 3.3V..
SDCLK* 串行時鐘（由南橋控制） 3.3V..
SEL100/66# 時鐘調節引腳（可以通過跳線調整時鐘頻率輸出） "1"或"0"..
IOAPIC 基準頻率 14.318MHZ 1.6 左右..
REF2X / SEL48* 24MHZ 和 48MHZ 輸出（提供南橋和 I/0時鐘） 1.6左右..
VddCore PLL 供電 3.3V..
VddP PCICLK_F 和 PCICLK 1:6 供電 3.3V..
VddA IOAPIC 供電 2.5V..
VddC PCICLK_F 和 PCICLK 1:6 供電 2.5V..
Vdd4/ VddR 48mhz USB 時鐘供電/14.318mhz ISA 時鐘供電 3.3V..
VssC,VssR, Vss4,VssP為電源地線 0V..
4. 時鐘電路的檢修
在主板上 RESET 和 CLK是南橋處理的，在總頻正常下，如果 RESET 和 CLK都沒有，在南橋電源正常情況下，為南橋壞。主板不工作，RESET 不正常，先查總頻。在主板上，時鐘線比 AD線要粗一些，並帶有彎曲。
如果開機數碼卡上的 OSC燈不亮，先查晶體兩腳的電壓和波形；有電壓有波形，在總頻線路正常的情況下，為分頻器壞；無電壓無波形，在分頻器電源正常情況下，為分頻器壞；有電壓無波形，為晶體壞。如果總頻正常，單獨某個信號沒有時，大多是 輸出排阻損壞或斷線。