全面解讀英特爾先進封裝技術
文︱亞亞君
圖︱英特爾&現場拍攝
當我們在網上搜索“摩爾定律已死”短句時，會發現最早的日期至少是4年前，且一直被討論至今。回顧集成電路發展這幾十個年頭，斷然少不了摩爾定律的作用，不知何時，突然遭遇“賜死”，原因也只不過為了宣揚自家類似先進封裝亦或者GPU（此前英偉達CEO黃仁勳稱，摩爾定律已不再適用，未來希望能依靠圖形處理器在未來數年間繼續推動半導體行業發展）。
讓筆者覺得，摩爾定律這塊金字招牌，得之，可統領武林。顯然，和摩爾定律息息相關的英特爾公司是鐵定不能讓招牌易主，在後摩爾時代，英特爾在技術上更加多元化，甚至可能會加速產業發展。
多元化指英特爾六大技術支柱——製程&封裝、架構、內存&存儲、互連、軟件、安全。背後想法不外乎，那些單一拿“製程微縮”說話的群體，已經很難再玩文字遊戲。也讓外界重新認識一下英特爾。
在9月4日的“英特爾先進技術封裝技術解析會”（下簡稱“解析會”）上，來自英特爾封裝研究事業部、技術部的大咖們分享了英特爾在先進封裝技術上的“絕技”，讓筆者瞬間忘記“製程微縮”這回事，一心撲在封裝技術上。
全局瞭解英特爾封裝技術
AMD創辦人Jerry Sanders在晶圓代工產業發展初期有句名言——“擁有晶圓廠才是真男人（Real men）”，如今來看，AMD一定算準了將來的CEO會是一位女人。
在解析會上，英特爾並沒有引用這句話，只是說：“英特爾是一家垂直集成的IDM廠商，可以說具備六大技術優勢當中的全部領域的專門技術細節。這也給英特爾提供了無與倫比的優勢，從晶體管再到整體系統層面的集成，英特爾可以說能夠提供全面的解決方案。”此話出自英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi之口。但凡英特爾高層有一個會造“名言”的，那鐵定網紅，奈何都沉迷技術，為此研發投入高的驚人，如下圖。
"全面解讀英特爾先進封裝技術
文︱亞亞君
圖︱英特爾&現場拍攝
當我們在網上搜索“摩爾定律已死”短句時，會發現最早的日期至少是4年前，且一直被討論至今。回顧集成電路發展這幾十個年頭，斷然少不了摩爾定律的作用，不知何時，突然遭遇“賜死”，原因也只不過為了宣揚自家類似先進封裝亦或者GPU（此前英偉達CEO黃仁勳稱，摩爾定律已不再適用，未來希望能依靠圖形處理器在未來數年間繼續推動半導體行業發展）。
讓筆者覺得，摩爾定律這塊金字招牌，得之，可統領武林。顯然，和摩爾定律息息相關的英特爾公司是鐵定不能讓招牌易主，在後摩爾時代，英特爾在技術上更加多元化，甚至可能會加速產業發展。
多元化指英特爾六大技術支柱——製程&封裝、架構、內存&存儲、互連、軟件、安全。背後想法不外乎，那些單一拿“製程微縮”說話的群體，已經很難再玩文字遊戲。也讓外界重新認識一下英特爾。
在9月4日的“英特爾先進技術封裝技術解析會”（下簡稱“解析會”）上，來自英特爾封裝研究事業部、技術部的大咖們分享了英特爾在先進封裝技術上的“絕技”，讓筆者瞬間忘記“製程微縮”這回事，一心撲在封裝技術上。
全局瞭解英特爾封裝技術
AMD創辦人Jerry Sanders在晶圓代工產業發展初期有句名言——“擁有晶圓廠才是真男人（Real men）”，如今來看，AMD一定算準了將來的CEO會是一位女人。
在解析會上，英特爾並沒有引用這句話，只是說：“英特爾是一家垂直集成的IDM廠商，可以說具備六大技術優勢當中的全部領域的專門技術細節。這也給英特爾提供了無與倫比的優勢，從晶體管再到整體系統層面的集成，英特爾可以說能夠提供全面的解決方案。”此話出自英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi之口。但凡英特爾高層有一個會造“名言”的，那鐵定網紅，奈何都沉迷技術，為此研發投入高的驚人，如下圖。
本文重點在封裝這塊，據Babak Sabi介紹，整個過程從拿到硅晶圓開始，包括（1）晶圓級測試，選擇哪種芯片更適合這個單獨的晶圓；（2）根據硅片處理，將晶圓分割成一些更小的裸片；（3）基於已知合格芯片（KGD）的整個工作流程，確保質量；（4）將裸片結合基板以及其他的封裝材料共同封裝；（5）對完成封裝的芯片以及基板進行統一的測試；（6）在完成階段，英特爾會確保整個芯片包括封裝都會正常運行，然後它交付給客戶了。
此外，英特爾擁有完整的表面貼裝技術（SMT）開發線，可確保所有封裝在交付客戶前經過完整組裝和測試。
"全面解讀英特爾先進封裝技術
文︱亞亞君
圖︱英特爾&現場拍攝
當我們在網上搜索“摩爾定律已死”短句時，會發現最早的日期至少是4年前，且一直被討論至今。回顧集成電路發展這幾十個年頭，斷然少不了摩爾定律的作用，不知何時，突然遭遇“賜死”，原因也只不過為了宣揚自家類似先進封裝亦或者GPU（此前英偉達CEO黃仁勳稱，摩爾定律已不再適用，未來希望能依靠圖形處理器在未來數年間繼續推動半導體行業發展）。
讓筆者覺得，摩爾定律這塊金字招牌，得之，可統領武林。顯然，和摩爾定律息息相關的英特爾公司是鐵定不能讓招牌易主，在後摩爾時代，英特爾在技術上更加多元化，甚至可能會加速產業發展。
多元化指英特爾六大技術支柱——製程&封裝、架構、內存&存儲、互連、軟件、安全。背後想法不外乎，那些單一拿“製程微縮”說話的群體，已經很難再玩文字遊戲。也讓外界重新認識一下英特爾。
在9月4日的“英特爾先進技術封裝技術解析會”（下簡稱“解析會”）上，來自英特爾封裝研究事業部、技術部的大咖們分享了英特爾在先進封裝技術上的“絕技”，讓筆者瞬間忘記“製程微縮”這回事，一心撲在封裝技術上。
全局瞭解英特爾封裝技術
AMD創辦人Jerry Sanders在晶圓代工產業發展初期有句名言——“擁有晶圓廠才是真男人（Real men）”，如今來看，AMD一定算準了將來的CEO會是一位女人。
在解析會上，英特爾並沒有引用這句話，只是說：“英特爾是一家垂直集成的IDM廠商，可以說具備六大技術優勢當中的全部領域的專門技術細節。這也給英特爾提供了無與倫比的優勢，從晶體管再到整體系統層面的集成，英特爾可以說能夠提供全面的解決方案。”此話出自英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi之口。但凡英特爾高層有一個會造“名言”的，那鐵定網紅，奈何都沉迷技術，為此研發投入高的驚人，如下圖。
本文重點在封裝這塊，據Babak Sabi介紹，整個過程從拿到硅晶圓開始，包括（1）晶圓級測試，選擇哪種芯片更適合這個單獨的晶圓；（2）根據硅片處理，將晶圓分割成一些更小的裸片；（3）基於已知合格芯片（KGD）的整個工作流程，確保質量；（4）將裸片結合基板以及其他的封裝材料共同封裝；（5）對完成封裝的芯片以及基板進行統一的測試；（6）在完成階段，英特爾會確保整個芯片包括封裝都會正常運行，然後它交付給客戶了。
此外，英特爾擁有完整的表面貼裝技術（SMT）開發線，可確保所有封裝在交付客戶前經過完整組裝和測試。
英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi
以上便是英特爾全部分裝技術的簡單彙總。Babak Sabi稱這是他們團隊所負責的部分，並展示了一個非常小的芯片封裝，裸片上疊了三層，包括CPU、底層裸片、上層存儲器單元。筆者突然有一種將此芯片鑽個孔，串上線，戴在脖子上的衝動。直男改變世界。
Babak Sabi總結道：“在異構集成時代的英特爾的IDM擁有無與倫比的優勢。其次我們的開發方案關注整體，而且又非常全面。我們希望所有的產品都可以非常輕鬆地集成在客戶的平臺上。”
三大核心
在解析會上，英特爾提出三大技術開發目標——低延時、高互連速度、高性能。其中的核心部分就是1，輕薄/小巧的客戶端封裝；2，高速信號；3，互連微縮——密度和間距。
關於輕薄/小巧，據英特爾院士兼技術開發部聯合總監Ravi Mahajan介紹，傳統的PCB集成中，有限的互連密度帶來有限的帶寬，長互連使得功率增大，還有一個大尺寸的外形，而異構封裝可以擁有更小的系統面積、更加的電壓調節效率/負載線、高速信號、降低數據時延以及多種節點混合集成。
"全面解讀英特爾先進封裝技術
文︱亞亞君
圖︱英特爾&現場拍攝
當我們在網上搜索“摩爾定律已死”短句時，會發現最早的日期至少是4年前，且一直被討論至今。回顧集成電路發展這幾十個年頭，斷然少不了摩爾定律的作用，不知何時，突然遭遇“賜死”，原因也只不過為了宣揚自家類似先進封裝亦或者GPU（此前英偉達CEO黃仁勳稱，摩爾定律已不再適用，未來希望能依靠圖形處理器在未來數年間繼續推動半導體行業發展）。
讓筆者覺得，摩爾定律這塊金字招牌，得之，可統領武林。顯然，和摩爾定律息息相關的英特爾公司是鐵定不能讓招牌易主，在後摩爾時代，英特爾在技術上更加多元化，甚至可能會加速產業發展。
多元化指英特爾六大技術支柱——製程&封裝、架構、內存&存儲、互連、軟件、安全。背後想法不外乎，那些單一拿“製程微縮”說話的群體，已經很難再玩文字遊戲。也讓外界重新認識一下英特爾。
在9月4日的“英特爾先進技術封裝技術解析會”（下簡稱“解析會”）上，來自英特爾封裝研究事業部、技術部的大咖們分享了英特爾在先進封裝技術上的“絕技”，讓筆者瞬間忘記“製程微縮”這回事，一心撲在封裝技術上。
全局瞭解英特爾封裝技術
AMD創辦人Jerry Sanders在晶圓代工產業發展初期有句名言——“擁有晶圓廠才是真男人（Real men）”，如今來看，AMD一定算準了將來的CEO會是一位女人。
在解析會上，英特爾並沒有引用這句話，只是說：“英特爾是一家垂直集成的IDM廠商，可以說具備六大技術優勢當中的全部領域的專門技術細節。這也給英特爾提供了無與倫比的優勢，從晶體管再到整體系統層面的集成，英特爾可以說能夠提供全面的解決方案。”此話出自英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi之口。但凡英特爾高層有一個會造“名言”的，那鐵定網紅，奈何都沉迷技術，為此研發投入高的驚人，如下圖。
本文重點在封裝這塊，據Babak Sabi介紹，整個過程從拿到硅晶圓開始，包括（1）晶圓級測試，選擇哪種芯片更適合這個單獨的晶圓；（2）根據硅片處理，將晶圓分割成一些更小的裸片；（3）基於已知合格芯片（KGD）的整個工作流程，確保質量；（4）將裸片結合基板以及其他的封裝材料共同封裝；（5）對完成封裝的芯片以及基板進行統一的測試；（6）在完成階段，英特爾會確保整個芯片包括封裝都會正常運行，然後它交付給客戶了。
此外，英特爾擁有完整的表面貼裝技術（SMT）開發線，可確保所有封裝在交付客戶前經過完整組裝和測試。
英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi
以上便是英特爾全部分裝技術的簡單彙總。Babak Sabi稱這是他們團隊所負責的部分，並展示了一個非常小的芯片封裝，裸片上疊了三層，包括CPU、底層裸片、上層存儲器單元。筆者突然有一種將此芯片鑽個孔，串上線，戴在脖子上的衝動。直男改變世界。
Babak Sabi總結道：“在異構集成時代的英特爾的IDM擁有無與倫比的優勢。其次我們的開發方案關注整體，而且又非常全面。我們希望所有的產品都可以非常輕鬆地集成在客戶的平臺上。”
三大核心
在解析會上，英特爾提出三大技術開發目標——低延時、高互連速度、高性能。其中的核心部分就是1，輕薄/小巧的客戶端封裝；2，高速信號；3，互連微縮——密度和間距。
關於輕薄/小巧，據英特爾院士兼技術開發部聯合總監Ravi Mahajan介紹，傳統的PCB集成中，有限的互連密度帶來有限的帶寬，長互連使得功率增大，還有一個大尺寸的外形，而異構封裝可以擁有更小的系統面積、更加的電壓調節效率/負載線、高速信號、降低數據時延以及多種節點混合集成。
英特爾院士兼技術開發部聯合總監Ravi Mahajan
Ravi Mahajan舉例稱，一個包含CPU、GPU、電壓調節器等器件的內存子系統一般大小為4000平方毫米，而使用異構封裝，則不到700平方毫米。英特爾在2014年基於PCB板的封裝厚度為100微米左右，2015年開始實現無核技術，未來英特爾將實行無核、嵌入式橋接技術，可以讓系統變得更薄，讓芯片尺寸更小。
關於高速信號，信號傳輸會受到金屬表明粗糙度影響，使得信號被損耗。英特爾通過電介質材料發明和金屬表面粗糙度降低損耗，使用路由/平面模板和電介質堆棧設計IP技術來實現高速信號。
目前，英特爾通過先進封裝技術已經使得帶寬達到112Gbps，未來有望突破224Gdps。
關於高密度、高帶寬互連方面，英特爾介紹了3D互連概念，即兩個裸片堆疊在一起。如今高帶寬、低功耗、“寬且慢”的並行鏈路推動了對高密度裸片間互連的需求。Ravi Mahajan稱，通過良好的設計，可以把整個能耗降低10%左右。這背後必須先進封裝來配合。
"全面解讀英特爾先進封裝技術
文︱亞亞君
圖︱英特爾&現場拍攝
當我們在網上搜索“摩爾定律已死”短句時，會發現最早的日期至少是4年前，且一直被討論至今。回顧集成電路發展這幾十個年頭，斷然少不了摩爾定律的作用，不知何時，突然遭遇“賜死”，原因也只不過為了宣揚自家類似先進封裝亦或者GPU（此前英偉達CEO黃仁勳稱，摩爾定律已不再適用，未來希望能依靠圖形處理器在未來數年間繼續推動半導體行業發展）。
讓筆者覺得，摩爾定律這塊金字招牌，得之，可統領武林。顯然，和摩爾定律息息相關的英特爾公司是鐵定不能讓招牌易主，在後摩爾時代，英特爾在技術上更加多元化，甚至可能會加速產業發展。
多元化指英特爾六大技術支柱——製程&封裝、架構、內存&存儲、互連、軟件、安全。背後想法不外乎，那些單一拿“製程微縮”說話的群體，已經很難再玩文字遊戲。也讓外界重新認識一下英特爾。
在9月4日的“英特爾先進技術封裝技術解析會”（下簡稱“解析會”）上，來自英特爾封裝研究事業部、技術部的大咖們分享了英特爾在先進封裝技術上的“絕技”，讓筆者瞬間忘記“製程微縮”這回事，一心撲在封裝技術上。
全局瞭解英特爾封裝技術
AMD創辦人Jerry Sanders在晶圓代工產業發展初期有句名言——“擁有晶圓廠才是真男人（Real men）”，如今來看，AMD一定算準了將來的CEO會是一位女人。
在解析會上，英特爾並沒有引用這句話，只是說：“英特爾是一家垂直集成的IDM廠商，可以說具備六大技術優勢當中的全部領域的專門技術細節。這也給英特爾提供了無與倫比的優勢，從晶體管再到整體系統層面的集成，英特爾可以說能夠提供全面的解決方案。”此話出自英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi之口。但凡英特爾高層有一個會造“名言”的，那鐵定網紅，奈何都沉迷技術，為此研發投入高的驚人，如下圖。
本文重點在封裝這塊，據Babak Sabi介紹，整個過程從拿到硅晶圓開始，包括（1）晶圓級測試，選擇哪種芯片更適合這個單獨的晶圓；（2）根據硅片處理，將晶圓分割成一些更小的裸片；（3）基於已知合格芯片（KGD）的整個工作流程，確保質量；（4）將裸片結合基板以及其他的封裝材料共同封裝；（5）對完成封裝的芯片以及基板進行統一的測試；（6）在完成階段，英特爾會確保整個芯片包括封裝都會正常運行，然後它交付給客戶了。
此外，英特爾擁有完整的表面貼裝技術（SMT）開發線，可確保所有封裝在交付客戶前經過完整組裝和測試。
英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi
以上便是英特爾全部分裝技術的簡單彙總。Babak Sabi稱這是他們團隊所負責的部分，並展示了一個非常小的芯片封裝，裸片上疊了三層，包括CPU、底層裸片、上層存儲器單元。筆者突然有一種將此芯片鑽個孔，串上線，戴在脖子上的衝動。直男改變世界。
Babak Sabi總結道：“在異構集成時代的英特爾的IDM擁有無與倫比的優勢。其次我們的開發方案關注整體，而且又非常全面。我們希望所有的產品都可以非常輕鬆地集成在客戶的平臺上。”
三大核心
在解析會上，英特爾提出三大技術開發目標——低延時、高互連速度、高性能。其中的核心部分就是1，輕薄/小巧的客戶端封裝；2，高速信號；3，互連微縮——密度和間距。
關於輕薄/小巧，據英特爾院士兼技術開發部聯合總監Ravi Mahajan介紹，傳統的PCB集成中，有限的互連密度帶來有限的帶寬，長互連使得功率增大，還有一個大尺寸的外形，而異構封裝可以擁有更小的系統面積、更加的電壓調節效率/負載線、高速信號、降低數據時延以及多種節點混合集成。
英特爾院士兼技術開發部聯合總監Ravi Mahajan
Ravi Mahajan舉例稱，一個包含CPU、GPU、電壓調節器等器件的內存子系統一般大小為4000平方毫米，而使用異構封裝，則不到700平方毫米。英特爾在2014年基於PCB板的封裝厚度為100微米左右，2015年開始實現無核技術，未來英特爾將實行無核、嵌入式橋接技術，可以讓系統變得更薄，讓芯片尺寸更小。
關於高速信號，信號傳輸會受到金屬表明粗糙度影響，使得信號被損耗。英特爾通過電介質材料發明和金屬表面粗糙度降低損耗，使用路由/平面模板和電介質堆棧設計IP技術來實現高速信號。
目前，英特爾通過先進封裝技術已經使得帶寬達到112Gbps，未來有望突破224Gdps。
關於高密度、高帶寬互連方面，英特爾介紹了3D互連概念，即兩個裸片堆疊在一起。如今高帶寬、低功耗、“寬且慢”的並行鏈路推動了對高密度裸片間互連的需求。Ravi Mahajan稱，通過良好的設計，可以把整個能耗降低10%左右。這背後必須先進封裝來配合。
在分析裸片間IO界面相關參數時，Ravi Mahajan拿出了一張與臺積電對比的表格。2014年推出了AIB高級互連走線。每平方毫米Shoreline帶寬密度可以達到130，Areal帶寬密度可以達到150。同時針腳速度會達到2.0Gbps，物理層的能耗效率是0.85。臺積電LIPINCON2的針腳速度可以達到8.0，但是它的Shoreline帶寬密度和Areal帶寬密度分別是67和198。Ravi Mahajan表示：“英特爾可以在同樣的帶寬密度條件下在功耗上做得更低，這是我們在內部測試所得出的結果，也是英特爾MDIO的第一代產品。”
從2D到3D，英特爾都有技術積累和佈局。解析會上英特爾提到了幾個技術名詞。
1，EMIB
（Embedded Multi-Die Interconnect Bridge，嵌入式多核心互聯橋接）
封裝技術理念跟2.5D封裝類似，EMIB 的概念就是允許將不同製程的組件拼湊在一起，來達成更高的性價比的目的。 例如在處理器中，電路部分用不到那麼先進製程，那就依舊採用 22 納米制程生產即可，而承擔核心任務的芯片部分，由於需要較高的效能與較低的耗電量，則使用 10 納米或者 14 納米制程來製造。
2，Foveros
高密度3D封裝，將多芯片封裝從單獨一個平面，變為立體式組合，從而大大提高集成密度，可以更靈活地組合不同芯片或者功能模塊。Ravi Mahajan表示，現在其間距可做到50微米，英特爾已有先進技術可將其做到10微米甚至更小，這取決於系統的設計方法，每平方毫米IO則可以從400到10000來進行選擇。
3，Co-EMIB
Co-EMIB是結合EMIB與Foveros的新封裝技術，同時可以讓芯片橫向拼接，同時每層橫向拼接都還是可以繼續疊高樓。據現場介紹，2D的EMIB現在可以做到55微米，英特爾現在可以做到30-45微米。Foveros現在常規做到50微米，但是在有無焊料的情況下，英特爾已經可以做到20-35或者低於20微米。
Ravi Mahajan總結稱，EMIB、 Foveros和Co-EMIB是構建高密度MCP的關鍵基礎技術。
為未來儲備
英特爾封裝研究事業部組件研究部首席工程師Adel Elsherbini詳細介紹了英特爾內部為未來封裝技術開發所做的準備。
"全面解讀英特爾先進封裝技術
文︱亞亞君
圖︱英特爾&現場拍攝
當我們在網上搜索“摩爾定律已死”短句時，會發現最早的日期至少是4年前，且一直被討論至今。回顧集成電路發展這幾十個年頭，斷然少不了摩爾定律的作用，不知何時，突然遭遇“賜死”，原因也只不過為了宣揚自家類似先進封裝亦或者GPU（此前英偉達CEO黃仁勳稱，摩爾定律已不再適用，未來希望能依靠圖形處理器在未來數年間繼續推動半導體行業發展）。
讓筆者覺得，摩爾定律這塊金字招牌，得之，可統領武林。顯然，和摩爾定律息息相關的英特爾公司是鐵定不能讓招牌易主，在後摩爾時代，英特爾在技術上更加多元化，甚至可能會加速產業發展。
多元化指英特爾六大技術支柱——製程&封裝、架構、內存&存儲、互連、軟件、安全。背後想法不外乎，那些單一拿“製程微縮”說話的群體，已經很難再玩文字遊戲。也讓外界重新認識一下英特爾。
在9月4日的“英特爾先進技術封裝技術解析會”（下簡稱“解析會”）上，來自英特爾封裝研究事業部、技術部的大咖們分享了英特爾在先進封裝技術上的“絕技”，讓筆者瞬間忘記“製程微縮”這回事，一心撲在封裝技術上。
全局瞭解英特爾封裝技術
AMD創辦人Jerry Sanders在晶圓代工產業發展初期有句名言——“擁有晶圓廠才是真男人（Real men）”，如今來看，AMD一定算準了將來的CEO會是一位女人。
在解析會上，英特爾並沒有引用這句話，只是說：“英特爾是一家垂直集成的IDM廠商，可以說具備六大技術優勢當中的全部領域的專門技術細節。這也給英特爾提供了無與倫比的優勢，從晶體管再到整體系統層面的集成，英特爾可以說能夠提供全面的解決方案。”此話出自英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi之口。但凡英特爾高層有一個會造“名言”的，那鐵定網紅，奈何都沉迷技術，為此研發投入高的驚人，如下圖。
本文重點在封裝這塊，據Babak Sabi介紹，整個過程從拿到硅晶圓開始，包括（1）晶圓級測試，選擇哪種芯片更適合這個單獨的晶圓；（2）根據硅片處理，將晶圓分割成一些更小的裸片；（3）基於已知合格芯片（KGD）的整個工作流程，確保質量；（4）將裸片結合基板以及其他的封裝材料共同封裝；（5）對完成封裝的芯片以及基板進行統一的測試；（6）在完成階段，英特爾會確保整個芯片包括封裝都會正常運行，然後它交付給客戶了。
此外，英特爾擁有完整的表面貼裝技術（SMT）開發線，可確保所有封裝在交付客戶前經過完整組裝和測試。
英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi
以上便是英特爾全部分裝技術的簡單彙總。Babak Sabi稱這是他們團隊所負責的部分，並展示了一個非常小的芯片封裝，裸片上疊了三層，包括CPU、底層裸片、上層存儲器單元。筆者突然有一種將此芯片鑽個孔，串上線，戴在脖子上的衝動。直男改變世界。
Babak Sabi總結道：“在異構集成時代的英特爾的IDM擁有無與倫比的優勢。其次我們的開發方案關注整體，而且又非常全面。我們希望所有的產品都可以非常輕鬆地集成在客戶的平臺上。”
三大核心
在解析會上，英特爾提出三大技術開發目標——低延時、高互連速度、高性能。其中的核心部分就是1，輕薄/小巧的客戶端封裝；2，高速信號；3，互連微縮——密度和間距。
關於輕薄/小巧，據英特爾院士兼技術開發部聯合總監Ravi Mahajan介紹，傳統的PCB集成中，有限的互連密度帶來有限的帶寬，長互連使得功率增大，還有一個大尺寸的外形，而異構封裝可以擁有更小的系統面積、更加的電壓調節效率/負載線、高速信號、降低數據時延以及多種節點混合集成。
英特爾院士兼技術開發部聯合總監Ravi Mahajan
Ravi Mahajan舉例稱，一個包含CPU、GPU、電壓調節器等器件的內存子系統一般大小為4000平方毫米，而使用異構封裝，則不到700平方毫米。英特爾在2014年基於PCB板的封裝厚度為100微米左右，2015年開始實現無核技術，未來英特爾將實行無核、嵌入式橋接技術，可以讓系統變得更薄，讓芯片尺寸更小。
關於高速信號，信號傳輸會受到金屬表明粗糙度影響，使得信號被損耗。英特爾通過電介質材料發明和金屬表面粗糙度降低損耗，使用路由/平面模板和電介質堆棧設計IP技術來實現高速信號。
目前，英特爾通過先進封裝技術已經使得帶寬達到112Gbps，未來有望突破224Gdps。
關於高密度、高帶寬互連方面，英特爾介紹了3D互連概念，即兩個裸片堆疊在一起。如今高帶寬、低功耗、“寬且慢”的並行鏈路推動了對高密度裸片間互連的需求。Ravi Mahajan稱，通過良好的設計，可以把整個能耗降低10%左右。這背後必須先進封裝來配合。
在分析裸片間IO界面相關參數時，Ravi Mahajan拿出了一張與臺積電對比的表格。2014年推出了AIB高級互連走線。每平方毫米Shoreline帶寬密度可以達到130，Areal帶寬密度可以達到150。同時針腳速度會達到2.0Gbps，物理層的能耗效率是0.85。臺積電LIPINCON2的針腳速度可以達到8.0，但是它的Shoreline帶寬密度和Areal帶寬密度分別是67和198。Ravi Mahajan表示：“英特爾可以在同樣的帶寬密度條件下在功耗上做得更低，這是我們在內部測試所得出的結果，也是英特爾MDIO的第一代產品。”
從2D到3D，英特爾都有技術積累和佈局。解析會上英特爾提到了幾個技術名詞。
1，EMIB
（Embedded Multi-Die Interconnect Bridge，嵌入式多核心互聯橋接）
封裝技術理念跟2.5D封裝類似，EMIB 的概念就是允許將不同製程的組件拼湊在一起，來達成更高的性價比的目的。 例如在處理器中，電路部分用不到那麼先進製程，那就依舊採用 22 納米制程生產即可，而承擔核心任務的芯片部分，由於需要較高的效能與較低的耗電量，則使用 10 納米或者 14 納米制程來製造。
2，Foveros
高密度3D封裝，將多芯片封裝從單獨一個平面，變為立體式組合，從而大大提高集成密度，可以更靈活地組合不同芯片或者功能模塊。Ravi Mahajan表示，現在其間距可做到50微米，英特爾已有先進技術可將其做到10微米甚至更小，這取決於系統的設計方法，每平方毫米IO則可以從400到10000來進行選擇。
3，Co-EMIB
Co-EMIB是結合EMIB與Foveros的新封裝技術，同時可以讓芯片橫向拼接，同時每層橫向拼接都還是可以繼續疊高樓。據現場介紹，2D的EMIB現在可以做到55微米，英特爾現在可以做到30-45微米。Foveros現在常規做到50微米，但是在有無焊料的情況下，英特爾已經可以做到20-35或者低於20微米。
Ravi Mahajan總結稱，EMIB、 Foveros和Co-EMIB是構建高密度MCP的關鍵基礎技術。
為未來儲備
英特爾封裝研究事業部組件研究部首席工程師Adel Elsherbini詳細介紹了英特爾內部為未來封裝技術開發所做的準備。
英特爾封裝研究事業部組件研究部首席工程師Adel Elsherbini
Adel Elsherbini表示，封裝互連技術有兩種主要的方式，一種是把主要的相關功能在封裝上進行集成。其中一個就是把電壓的調節單元從母板上移到封裝上，通過這種方式實現全面集成的電壓調節封裝。另外一個是我們稱之為SOC片上系統分解的方式，我們會把具備不同功能屬性的小芯片來進行連接，並放在同一封裝裡，通過這種方法我們可以實現接近於單晶片的特點性能和功能。
關於具體的微縮方向，英特爾一共提到三種，1，用於堆疊裸片的高密度垂直互連，它可以大幅度的提高帶寬，同時也可以實現高密度的裸片疊加；2，全局的橫向互連。在未來隨著小芯片使用的會越來越普及，未來在小芯片集成當中保證更高的帶寬；3，全方位互連，通過全方位互連可以實現之前所無法達到的3D堆疊帶來的性能。
其中提到幾個關鍵技術詞彙，分別如下：
1，高密度垂直互連（BUMPS/mm2）
主要是靠每平方毫米有多少個橋凸來進行界定。隨著間距越來越小，信號傳導距離會越來越短，高密度垂直互連會帶來巨大的優勢，因為具體的信號傳導速度更快，時間更短，中間的串擾會更少。
"全面解讀英特爾先進封裝技術
文︱亞亞君
圖︱英特爾&現場拍攝
當我們在網上搜索“摩爾定律已死”短句時，會發現最早的日期至少是4年前，且一直被討論至今。回顧集成電路發展這幾十個年頭，斷然少不了摩爾定律的作用，不知何時，突然遭遇“賜死”，原因也只不過為了宣揚自家類似先進封裝亦或者GPU（此前英偉達CEO黃仁勳稱，摩爾定律已不再適用，未來希望能依靠圖形處理器在未來數年間繼續推動半導體行業發展）。
讓筆者覺得，摩爾定律這塊金字招牌，得之，可統領武林。顯然，和摩爾定律息息相關的英特爾公司是鐵定不能讓招牌易主，在後摩爾時代，英特爾在技術上更加多元化，甚至可能會加速產業發展。
多元化指英特爾六大技術支柱——製程&封裝、架構、內存&存儲、互連、軟件、安全。背後想法不外乎，那些單一拿“製程微縮”說話的群體，已經很難再玩文字遊戲。也讓外界重新認識一下英特爾。
在9月4日的“英特爾先進技術封裝技術解析會”（下簡稱“解析會”）上，來自英特爾封裝研究事業部、技術部的大咖們分享了英特爾在先進封裝技術上的“絕技”，讓筆者瞬間忘記“製程微縮”這回事，一心撲在封裝技術上。
全局瞭解英特爾封裝技術
AMD創辦人Jerry Sanders在晶圓代工產業發展初期有句名言——“擁有晶圓廠才是真男人（Real men）”，如今來看，AMD一定算準了將來的CEO會是一位女人。
在解析會上，英特爾並沒有引用這句話，只是說：“英特爾是一家垂直集成的IDM廠商，可以說具備六大技術優勢當中的全部領域的專門技術細節。這也給英特爾提供了無與倫比的優勢，從晶體管再到整體系統層面的集成，英特爾可以說能夠提供全面的解決方案。”此話出自英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi之口。但凡英特爾高層有一個會造“名言”的，那鐵定網紅，奈何都沉迷技術，為此研發投入高的驚人，如下圖。
本文重點在封裝這塊，據Babak Sabi介紹，整個過程從拿到硅晶圓開始，包括（1）晶圓級測試，選擇哪種芯片更適合這個單獨的晶圓；（2）根據硅片處理，將晶圓分割成一些更小的裸片；（3）基於已知合格芯片（KGD）的整個工作流程，確保質量；（4）將裸片結合基板以及其他的封裝材料共同封裝；（5）對完成封裝的芯片以及基板進行統一的測試；（6）在完成階段，英特爾會確保整個芯片包括封裝都會正常運行，然後它交付給客戶了。
此外，英特爾擁有完整的表面貼裝技術（SMT）開發線，可確保所有封裝在交付客戶前經過完整組裝和測試。
英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi
以上便是英特爾全部分裝技術的簡單彙總。Babak Sabi稱這是他們團隊所負責的部分，並展示了一個非常小的芯片封裝，裸片上疊了三層，包括CPU、底層裸片、上層存儲器單元。筆者突然有一種將此芯片鑽個孔，串上線，戴在脖子上的衝動。直男改變世界。
Babak Sabi總結道：“在異構集成時代的英特爾的IDM擁有無與倫比的優勢。其次我們的開發方案關注整體，而且又非常全面。我們希望所有的產品都可以非常輕鬆地集成在客戶的平臺上。”
三大核心
在解析會上，英特爾提出三大技術開發目標——低延時、高互連速度、高性能。其中的核心部分就是1，輕薄/小巧的客戶端封裝；2，高速信號；3，互連微縮——密度和間距。
關於輕薄/小巧，據英特爾院士兼技術開發部聯合總監Ravi Mahajan介紹，傳統的PCB集成中，有限的互連密度帶來有限的帶寬，長互連使得功率增大，還有一個大尺寸的外形，而異構封裝可以擁有更小的系統面積、更加的電壓調節效率/負載線、高速信號、降低數據時延以及多種節點混合集成。
英特爾院士兼技術開發部聯合總監Ravi Mahajan
Ravi Mahajan舉例稱，一個包含CPU、GPU、電壓調節器等器件的內存子系統一般大小為4000平方毫米，而使用異構封裝，則不到700平方毫米。英特爾在2014年基於PCB板的封裝厚度為100微米左右，2015年開始實現無核技術，未來英特爾將實行無核、嵌入式橋接技術，可以讓系統變得更薄，讓芯片尺寸更小。
關於高速信號，信號傳輸會受到金屬表明粗糙度影響，使得信號被損耗。英特爾通過電介質材料發明和金屬表面粗糙度降低損耗，使用路由/平面模板和電介質堆棧設計IP技術來實現高速信號。
目前，英特爾通過先進封裝技術已經使得帶寬達到112Gbps，未來有望突破224Gdps。
關於高密度、高帶寬互連方面，英特爾介紹了3D互連概念，即兩個裸片堆疊在一起。如今高帶寬、低功耗、“寬且慢”的並行鏈路推動了對高密度裸片間互連的需求。Ravi Mahajan稱，通過良好的設計，可以把整個能耗降低10%左右。這背後必須先進封裝來配合。
在分析裸片間IO界面相關參數時，Ravi Mahajan拿出了一張與臺積電對比的表格。2014年推出了AIB高級互連走線。每平方毫米Shoreline帶寬密度可以達到130，Areal帶寬密度可以達到150。同時針腳速度會達到2.0Gbps，物理層的能耗效率是0.85。臺積電LIPINCON2的針腳速度可以達到8.0，但是它的Shoreline帶寬密度和Areal帶寬密度分別是67和198。Ravi Mahajan表示：“英特爾可以在同樣的帶寬密度條件下在功耗上做得更低，這是我們在內部測試所得出的結果，也是英特爾MDIO的第一代產品。”
從2D到3D，英特爾都有技術積累和佈局。解析會上英特爾提到了幾個技術名詞。
1，EMIB
（Embedded Multi-Die Interconnect Bridge，嵌入式多核心互聯橋接）
封裝技術理念跟2.5D封裝類似，EMIB 的概念就是允許將不同製程的組件拼湊在一起，來達成更高的性價比的目的。 例如在處理器中，電路部分用不到那麼先進製程，那就依舊採用 22 納米制程生產即可，而承擔核心任務的芯片部分，由於需要較高的效能與較低的耗電量，則使用 10 納米或者 14 納米制程來製造。
2，Foveros
高密度3D封裝，將多芯片封裝從單獨一個平面，變為立體式組合，從而大大提高集成密度，可以更靈活地組合不同芯片或者功能模塊。Ravi Mahajan表示，現在其間距可做到50微米，英特爾已有先進技術可將其做到10微米甚至更小，這取決於系統的設計方法，每平方毫米IO則可以從400到10000來進行選擇。
3，Co-EMIB
Co-EMIB是結合EMIB與Foveros的新封裝技術，同時可以讓芯片橫向拼接，同時每層橫向拼接都還是可以繼續疊高樓。據現場介紹，2D的EMIB現在可以做到55微米，英特爾現在可以做到30-45微米。Foveros現在常規做到50微米，但是在有無焊料的情況下，英特爾已經可以做到20-35或者低於20微米。
Ravi Mahajan總結稱，EMIB、 Foveros和Co-EMIB是構建高密度MCP的關鍵基礎技術。
為未來儲備
英特爾封裝研究事業部組件研究部首席工程師Adel Elsherbini詳細介紹了英特爾內部為未來封裝技術開發所做的準備。
英特爾封裝研究事業部組件研究部首席工程師Adel Elsherbini
Adel Elsherbini表示，封裝互連技術有兩種主要的方式，一種是把主要的相關功能在封裝上進行集成。其中一個就是把電壓的調節單元從母板上移到封裝上，通過這種方式實現全面集成的電壓調節封裝。另外一個是我們稱之為SOC片上系統分解的方式，我們會把具備不同功能屬性的小芯片來進行連接，並放在同一封裝裡，通過這種方法我們可以實現接近於單晶片的特點性能和功能。
關於具體的微縮方向，英特爾一共提到三種，1，用於堆疊裸片的高密度垂直互連，它可以大幅度的提高帶寬，同時也可以實現高密度的裸片疊加；2，全局的橫向互連。在未來隨著小芯片使用的會越來越普及，未來在小芯片集成當中保證更高的帶寬；3，全方位互連，通過全方位互連可以實現之前所無法達到的3D堆疊帶來的性能。
其中提到幾個關鍵技術詞彙，分別如下：
1，高密度垂直互連（BUMPS/mm2）
主要是靠每平方毫米有多少個橋凸來進行界定。隨著間距越來越小，信號傳導距離會越來越短，高密度垂直互連會帶來巨大的優勢，因為具體的信號傳導速度更快，時間更短，中間的串擾會更少。
英特爾的混合鍵合技術（非焊料的焊接技術），從頂部晶圓拋光，到單切、清潔，再到底部晶圓操作。整套工藝流程幫助英特爾實現並排互連的橋凸。
2，全橫向互連（引線/mm）
用每毫米的引線數量來衡量全橫向互連。橫向互連最需要考慮的就是直線間距，隨著直線間距越來越短，我們在同樣面積下就可以安裝更多硅片，同時信號之間的傳導距離也會越來越短。
"全面解讀英特爾先進封裝技術
文︱亞亞君
圖︱英特爾&現場拍攝
當我們在網上搜索“摩爾定律已死”短句時，會發現最早的日期至少是4年前，且一直被討論至今。回顧集成電路發展這幾十個年頭，斷然少不了摩爾定律的作用，不知何時，突然遭遇“賜死”，原因也只不過為了宣揚自家類似先進封裝亦或者GPU（此前英偉達CEO黃仁勳稱，摩爾定律已不再適用，未來希望能依靠圖形處理器在未來數年間繼續推動半導體行業發展）。
讓筆者覺得，摩爾定律這塊金字招牌，得之，可統領武林。顯然，和摩爾定律息息相關的英特爾公司是鐵定不能讓招牌易主，在後摩爾時代，英特爾在技術上更加多元化，甚至可能會加速產業發展。
多元化指英特爾六大技術支柱——製程&封裝、架構、內存&存儲、互連、軟件、安全。背後想法不外乎，那些單一拿“製程微縮”說話的群體，已經很難再玩文字遊戲。也讓外界重新認識一下英特爾。
在9月4日的“英特爾先進技術封裝技術解析會”（下簡稱“解析會”）上，來自英特爾封裝研究事業部、技術部的大咖們分享了英特爾在先進封裝技術上的“絕技”，讓筆者瞬間忘記“製程微縮”這回事，一心撲在封裝技術上。
全局瞭解英特爾封裝技術
AMD創辦人Jerry Sanders在晶圓代工產業發展初期有句名言——“擁有晶圓廠才是真男人（Real men）”，如今來看，AMD一定算準了將來的CEO會是一位女人。
在解析會上，英特爾並沒有引用這句話，只是說：“英特爾是一家垂直集成的IDM廠商，可以說具備六大技術優勢當中的全部領域的專門技術細節。這也給英特爾提供了無與倫比的優勢，從晶體管再到整體系統層面的集成，英特爾可以說能夠提供全面的解決方案。”此話出自英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi之口。但凡英特爾高層有一個會造“名言”的，那鐵定網紅，奈何都沉迷技術，為此研發投入高的驚人，如下圖。
本文重點在封裝這塊，據Babak Sabi介紹，整個過程從拿到硅晶圓開始，包括（1）晶圓級測試，選擇哪種芯片更適合這個單獨的晶圓；（2）根據硅片處理，將晶圓分割成一些更小的裸片；（3）基於已知合格芯片（KGD）的整個工作流程，確保質量；（4）將裸片結合基板以及其他的封裝材料共同封裝；（5）對完成封裝的芯片以及基板進行統一的測試；（6）在完成階段，英特爾會確保整個芯片包括封裝都會正常運行，然後它交付給客戶了。
此外，英特爾擁有完整的表面貼裝技術（SMT）開發線，可確保所有封裝在交付客戶前經過完整組裝和測試。
英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi
以上便是英特爾全部分裝技術的簡單彙總。Babak Sabi稱這是他們團隊所負責的部分，並展示了一個非常小的芯片封裝，裸片上疊了三層，包括CPU、底層裸片、上層存儲器單元。筆者突然有一種將此芯片鑽個孔，串上線，戴在脖子上的衝動。直男改變世界。
Babak Sabi總結道：“在異構集成時代的英特爾的IDM擁有無與倫比的優勢。其次我們的開發方案關注整體，而且又非常全面。我們希望所有的產品都可以非常輕鬆地集成在客戶的平臺上。”
三大核心
在解析會上，英特爾提出三大技術開發目標——低延時、高互連速度、高性能。其中的核心部分就是1，輕薄/小巧的客戶端封裝；2，高速信號；3，互連微縮——密度和間距。
關於輕薄/小巧，據英特爾院士兼技術開發部聯合總監Ravi Mahajan介紹，傳統的PCB集成中，有限的互連密度帶來有限的帶寬，長互連使得功率增大，還有一個大尺寸的外形，而異構封裝可以擁有更小的系統面積、更加的電壓調節效率/負載線、高速信號、降低數據時延以及多種節點混合集成。
英特爾院士兼技術開發部聯合總監Ravi Mahajan
Ravi Mahajan舉例稱，一個包含CPU、GPU、電壓調節器等器件的內存子系統一般大小為4000平方毫米，而使用異構封裝，則不到700平方毫米。英特爾在2014年基於PCB板的封裝厚度為100微米左右，2015年開始實現無核技術，未來英特爾將實行無核、嵌入式橋接技術，可以讓系統變得更薄，讓芯片尺寸更小。
關於高速信號，信號傳輸會受到金屬表明粗糙度影響，使得信號被損耗。英特爾通過電介質材料發明和金屬表面粗糙度降低損耗，使用路由/平面模板和電介質堆棧設計IP技術來實現高速信號。
目前，英特爾通過先進封裝技術已經使得帶寬達到112Gbps，未來有望突破224Gdps。
關於高密度、高帶寬互連方面，英特爾介紹了3D互連概念，即兩個裸片堆疊在一起。如今高帶寬、低功耗、“寬且慢”的並行鏈路推動了對高密度裸片間互連的需求。Ravi Mahajan稱，通過良好的設計，可以把整個能耗降低10%左右。這背後必須先進封裝來配合。
在分析裸片間IO界面相關參數時，Ravi Mahajan拿出了一張與臺積電對比的表格。2014年推出了AIB高級互連走線。每平方毫米Shoreline帶寬密度可以達到130，Areal帶寬密度可以達到150。同時針腳速度會達到2.0Gbps，物理層的能耗效率是0.85。臺積電LIPINCON2的針腳速度可以達到8.0，但是它的Shoreline帶寬密度和Areal帶寬密度分別是67和198。Ravi Mahajan表示：“英特爾可以在同樣的帶寬密度條件下在功耗上做得更低，這是我們在內部測試所得出的結果，也是英特爾MDIO的第一代產品。”
從2D到3D，英特爾都有技術積累和佈局。解析會上英特爾提到了幾個技術名詞。
1，EMIB
（Embedded Multi-Die Interconnect Bridge，嵌入式多核心互聯橋接）
封裝技術理念跟2.5D封裝類似，EMIB 的概念就是允許將不同製程的組件拼湊在一起，來達成更高的性價比的目的。 例如在處理器中，電路部分用不到那麼先進製程，那就依舊採用 22 納米制程生產即可，而承擔核心任務的芯片部分，由於需要較高的效能與較低的耗電量，則使用 10 納米或者 14 納米制程來製造。
2，Foveros
高密度3D封裝，將多芯片封裝從單獨一個平面，變為立體式組合，從而大大提高集成密度，可以更靈活地組合不同芯片或者功能模塊。Ravi Mahajan表示，現在其間距可做到50微米，英特爾已有先進技術可將其做到10微米甚至更小，這取決於系統的設計方法，每平方毫米IO則可以從400到10000來進行選擇。
3，Co-EMIB
Co-EMIB是結合EMIB與Foveros的新封裝技術，同時可以讓芯片橫向拼接，同時每層橫向拼接都還是可以繼續疊高樓。據現場介紹，2D的EMIB現在可以做到55微米，英特爾現在可以做到30-45微米。Foveros現在常規做到50微米，但是在有無焊料的情況下，英特爾已經可以做到20-35或者低於20微米。
Ravi Mahajan總結稱，EMIB、 Foveros和Co-EMIB是構建高密度MCP的關鍵基礎技術。
為未來儲備
英特爾封裝研究事業部組件研究部首席工程師Adel Elsherbini詳細介紹了英特爾內部為未來封裝技術開發所做的準備。
英特爾封裝研究事業部組件研究部首席工程師Adel Elsherbini
Adel Elsherbini表示，封裝互連技術有兩種主要的方式，一種是把主要的相關功能在封裝上進行集成。其中一個就是把電壓的調節單元從母板上移到封裝上，通過這種方式實現全面集成的電壓調節封裝。另外一個是我們稱之為SOC片上系統分解的方式，我們會把具備不同功能屬性的小芯片來進行連接，並放在同一封裝裡，通過這種方法我們可以實現接近於單晶片的特點性能和功能。
關於具體的微縮方向，英特爾一共提到三種，1，用於堆疊裸片的高密度垂直互連，它可以大幅度的提高帶寬，同時也可以實現高密度的裸片疊加；2，全局的橫向互連。在未來隨著小芯片使用的會越來越普及，未來在小芯片集成當中保證更高的帶寬；3，全方位互連，通過全方位互連可以實現之前所無法達到的3D堆疊帶來的性能。
其中提到幾個關鍵技術詞彙，分別如下：
1，高密度垂直互連（BUMPS/mm2）
主要是靠每平方毫米有多少個橋凸來進行界定。隨著間距越來越小，信號傳導距離會越來越短，高密度垂直互連會帶來巨大的優勢，因為具體的信號傳導速度更快，時間更短，中間的串擾會更少。
英特爾的混合鍵合技術（非焊料的焊接技術），從頂部晶圓拋光，到單切、清潔，再到底部晶圓操作。整套工藝流程幫助英特爾實現並排互連的橋凸。
2，全橫向互連（引線/mm）
用每毫米的引線數量來衡量全橫向互連。橫向互連最需要考慮的就是直線間距，隨著直線間距越來越短，我們在同樣面積下就可以安裝更多硅片，同時信號之間的傳導距離也會越來越短。
如今基本上會使用硅後端佈線的內容來實現，對此，Adel Elsherbini表示，使用有機中介層會是更好的方案，因為它比硅的成本更低。但是用有機物中介層會有一個巨大的弱勢，它必須進行激光鑽孔，也就是需要比較大的焊盤。導致密度就會受限，進而影響其性能。
為了解決這一挑戰，英特爾開發了基於光刻定義的無未對準通孔（ZMV），可實現導線和通孔寬度的一致，這樣就不需要焊盤進行連接，也不會犧牲傳導速度。
"全面解讀英特爾先進封裝技術
文︱亞亞君
圖︱英特爾&現場拍攝
當我們在網上搜索“摩爾定律已死”短句時，會發現最早的日期至少是4年前，且一直被討論至今。回顧集成電路發展這幾十個年頭，斷然少不了摩爾定律的作用，不知何時，突然遭遇“賜死”，原因也只不過為了宣揚自家類似先進封裝亦或者GPU（此前英偉達CEO黃仁勳稱，摩爾定律已不再適用，未來希望能依靠圖形處理器在未來數年間繼續推動半導體行業發展）。
讓筆者覺得，摩爾定律這塊金字招牌，得之，可統領武林。顯然，和摩爾定律息息相關的英特爾公司是鐵定不能讓招牌易主，在後摩爾時代，英特爾在技術上更加多元化，甚至可能會加速產業發展。
多元化指英特爾六大技術支柱——製程&封裝、架構、內存&存儲、互連、軟件、安全。背後想法不外乎，那些單一拿“製程微縮”說話的群體，已經很難再玩文字遊戲。也讓外界重新認識一下英特爾。
在9月4日的“英特爾先進技術封裝技術解析會”（下簡稱“解析會”）上，來自英特爾封裝研究事業部、技術部的大咖們分享了英特爾在先進封裝技術上的“絕技”，讓筆者瞬間忘記“製程微縮”這回事，一心撲在封裝技術上。
全局瞭解英特爾封裝技術
AMD創辦人Jerry Sanders在晶圓代工產業發展初期有句名言——“擁有晶圓廠才是真男人（Real men）”，如今來看，AMD一定算準了將來的CEO會是一位女人。
在解析會上，英特爾並沒有引用這句話，只是說：“英特爾是一家垂直集成的IDM廠商，可以說具備六大技術優勢當中的全部領域的專門技術細節。這也給英特爾提供了無與倫比的優勢，從晶體管再到整體系統層面的集成，英特爾可以說能夠提供全面的解決方案。”此話出自英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi之口。但凡英特爾高層有一個會造“名言”的，那鐵定網紅，奈何都沉迷技術，為此研發投入高的驚人，如下圖。
本文重點在封裝這塊，據Babak Sabi介紹，整個過程從拿到硅晶圓開始，包括（1）晶圓級測試，選擇哪種芯片更適合這個單獨的晶圓；（2）根據硅片處理，將晶圓分割成一些更小的裸片；（3）基於已知合格芯片（KGD）的整個工作流程，確保質量；（4）將裸片結合基板以及其他的封裝材料共同封裝；（5）對完成封裝的芯片以及基板進行統一的測試；（6）在完成階段，英特爾會確保整個芯片包括封裝都會正常運行，然後它交付給客戶了。
此外，英特爾擁有完整的表面貼裝技術（SMT）開發線，可確保所有封裝在交付客戶前經過完整組裝和測試。
英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi
以上便是英特爾全部分裝技術的簡單彙總。Babak Sabi稱這是他們團隊所負責的部分，並展示了一個非常小的芯片封裝，裸片上疊了三層，包括CPU、底層裸片、上層存儲器單元。筆者突然有一種將此芯片鑽個孔，串上線，戴在脖子上的衝動。直男改變世界。
Babak Sabi總結道：“在異構集成時代的英特爾的IDM擁有無與倫比的優勢。其次我們的開發方案關注整體，而且又非常全面。我們希望所有的產品都可以非常輕鬆地集成在客戶的平臺上。”
三大核心
在解析會上，英特爾提出三大技術開發目標——低延時、高互連速度、高性能。其中的核心部分就是1，輕薄/小巧的客戶端封裝；2，高速信號；3，互連微縮——密度和間距。
關於輕薄/小巧，據英特爾院士兼技術開發部聯合總監Ravi Mahajan介紹，傳統的PCB集成中，有限的互連密度帶來有限的帶寬，長互連使得功率增大，還有一個大尺寸的外形，而異構封裝可以擁有更小的系統面積、更加的電壓調節效率/負載線、高速信號、降低數據時延以及多種節點混合集成。
英特爾院士兼技術開發部聯合總監Ravi Mahajan
Ravi Mahajan舉例稱，一個包含CPU、GPU、電壓調節器等器件的內存子系統一般大小為4000平方毫米，而使用異構封裝，則不到700平方毫米。英特爾在2014年基於PCB板的封裝厚度為100微米左右，2015年開始實現無核技術，未來英特爾將實行無核、嵌入式橋接技術，可以讓系統變得更薄，讓芯片尺寸更小。
關於高速信號，信號傳輸會受到金屬表明粗糙度影響，使得信號被損耗。英特爾通過電介質材料發明和金屬表面粗糙度降低損耗，使用路由/平面模板和電介質堆棧設計IP技術來實現高速信號。
目前，英特爾通過先進封裝技術已經使得帶寬達到112Gbps，未來有望突破224Gdps。
關於高密度、高帶寬互連方面，英特爾介紹了3D互連概念，即兩個裸片堆疊在一起。如今高帶寬、低功耗、“寬且慢”的並行鏈路推動了對高密度裸片間互連的需求。Ravi Mahajan稱，通過良好的設計，可以把整個能耗降低10%左右。這背後必須先進封裝來配合。
在分析裸片間IO界面相關參數時，Ravi Mahajan拿出了一張與臺積電對比的表格。2014年推出了AIB高級互連走線。每平方毫米Shoreline帶寬密度可以達到130，Areal帶寬密度可以達到150。同時針腳速度會達到2.0Gbps，物理層的能耗效率是0.85。臺積電LIPINCON2的針腳速度可以達到8.0，但是它的Shoreline帶寬密度和Areal帶寬密度分別是67和198。Ravi Mahajan表示：“英特爾可以在同樣的帶寬密度條件下在功耗上做得更低，這是我們在內部測試所得出的結果，也是英特爾MDIO的第一代產品。”
從2D到3D，英特爾都有技術積累和佈局。解析會上英特爾提到了幾個技術名詞。
1，EMIB
（Embedded Multi-Die Interconnect Bridge，嵌入式多核心互聯橋接）
封裝技術理念跟2.5D封裝類似，EMIB 的概念就是允許將不同製程的組件拼湊在一起，來達成更高的性價比的目的。 例如在處理器中，電路部分用不到那麼先進製程，那就依舊採用 22 納米制程生產即可，而承擔核心任務的芯片部分，由於需要較高的效能與較低的耗電量，則使用 10 納米或者 14 納米制程來製造。
2，Foveros
高密度3D封裝，將多芯片封裝從單獨一個平面，變為立體式組合，從而大大提高集成密度，可以更靈活地組合不同芯片或者功能模塊。Ravi Mahajan表示，現在其間距可做到50微米，英特爾已有先進技術可將其做到10微米甚至更小，這取決於系統的設計方法，每平方毫米IO則可以從400到10000來進行選擇。
3，Co-EMIB
Co-EMIB是結合EMIB與Foveros的新封裝技術，同時可以讓芯片橫向拼接，同時每層橫向拼接都還是可以繼續疊高樓。據現場介紹，2D的EMIB現在可以做到55微米，英特爾現在可以做到30-45微米。Foveros現在常規做到50微米，但是在有無焊料的情況下，英特爾已經可以做到20-35或者低於20微米。
Ravi Mahajan總結稱，EMIB、 Foveros和Co-EMIB是構建高密度MCP的關鍵基礎技術。
為未來儲備
英特爾封裝研究事業部組件研究部首席工程師Adel Elsherbini詳細介紹了英特爾內部為未來封裝技術開發所做的準備。
英特爾封裝研究事業部組件研究部首席工程師Adel Elsherbini
Adel Elsherbini表示，封裝互連技術有兩種主要的方式，一種是把主要的相關功能在封裝上進行集成。其中一個就是把電壓的調節單元從母板上移到封裝上，通過這種方式實現全面集成的電壓調節封裝。另外一個是我們稱之為SOC片上系統分解的方式，我們會把具備不同功能屬性的小芯片來進行連接，並放在同一封裝裡，通過這種方法我們可以實現接近於單晶片的特點性能和功能。
關於具體的微縮方向，英特爾一共提到三種，1，用於堆疊裸片的高密度垂直互連，它可以大幅度的提高帶寬，同時也可以實現高密度的裸片疊加；2，全局的橫向互連。在未來隨著小芯片使用的會越來越普及，未來在小芯片集成當中保證更高的帶寬；3，全方位互連，通過全方位互連可以實現之前所無法達到的3D堆疊帶來的性能。
其中提到幾個關鍵技術詞彙，分別如下：
1，高密度垂直互連（BUMPS/mm2）
主要是靠每平方毫米有多少個橋凸來進行界定。隨著間距越來越小，信號傳導距離會越來越短，高密度垂直互連會帶來巨大的優勢，因為具體的信號傳導速度更快，時間更短，中間的串擾會更少。
英特爾的混合鍵合技術（非焊料的焊接技術），從頂部晶圓拋光，到單切、清潔，再到底部晶圓操作。整套工藝流程幫助英特爾實現並排互連的橋凸。
2，全橫向互連（引線/mm）
用每毫米的引線數量來衡量全橫向互連。橫向互連最需要考慮的就是直線間距，隨著直線間距越來越短，我們在同樣面積下就可以安裝更多硅片，同時信號之間的傳導距離也會越來越短。
如今基本上會使用硅後端佈線的內容來實現，對此，Adel Elsherbini表示，使用有機中介層會是更好的方案，因為它比硅的成本更低。但是用有機物中介層會有一個巨大的弱勢，它必須進行激光鑽孔，也就是需要比較大的焊盤。導致密度就會受限，進而影響其性能。
為了解決這一挑戰，英特爾開發了基於光刻定義的無未對準通孔（ZMV），可實現導線和通孔寬度的一致，這樣就不需要焊盤進行連接，也不會犧牲傳導速度。
3，全方位互連（ODI）
常規的疊加方式下，基礎裸片要大於上面疊加的所有小芯片的總和，通過ODI技術可以改變這一點，使得兩者之間更好的協調，上下做到面積統一。
"全面解讀英特爾先進封裝技術
文︱亞亞君
圖︱英特爾&現場拍攝
當我們在網上搜索“摩爾定律已死”短句時，會發現最早的日期至少是4年前，且一直被討論至今。回顧集成電路發展這幾十個年頭，斷然少不了摩爾定律的作用，不知何時，突然遭遇“賜死”，原因也只不過為了宣揚自家類似先進封裝亦或者GPU（此前英偉達CEO黃仁勳稱，摩爾定律已不再適用，未來希望能依靠圖形處理器在未來數年間繼續推動半導體行業發展）。
讓筆者覺得，摩爾定律這塊金字招牌，得之，可統領武林。顯然，和摩爾定律息息相關的英特爾公司是鐵定不能讓招牌易主，在後摩爾時代，英特爾在技術上更加多元化，甚至可能會加速產業發展。
多元化指英特爾六大技術支柱——製程&封裝、架構、內存&存儲、互連、軟件、安全。背後想法不外乎，那些單一拿“製程微縮”說話的群體，已經很難再玩文字遊戲。也讓外界重新認識一下英特爾。
在9月4日的“英特爾先進技術封裝技術解析會”（下簡稱“解析會”）上，來自英特爾封裝研究事業部、技術部的大咖們分享了英特爾在先進封裝技術上的“絕技”，讓筆者瞬間忘記“製程微縮”這回事，一心撲在封裝技術上。
全局瞭解英特爾封裝技術
AMD創辦人Jerry Sanders在晶圓代工產業發展初期有句名言——“擁有晶圓廠才是真男人（Real men）”，如今來看，AMD一定算準了將來的CEO會是一位女人。
在解析會上，英特爾並沒有引用這句話，只是說：“英特爾是一家垂直集成的IDM廠商，可以說具備六大技術優勢當中的全部領域的專門技術細節。這也給英特爾提供了無與倫比的優勢，從晶體管再到整體系統層面的集成，英特爾可以說能夠提供全面的解決方案。”此話出自英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi之口。但凡英特爾高層有一個會造“名言”的，那鐵定網紅，奈何都沉迷技術，為此研發投入高的驚人，如下圖。
本文重點在封裝這塊，據Babak Sabi介紹，整個過程從拿到硅晶圓開始，包括（1）晶圓級測試，選擇哪種芯片更適合這個單獨的晶圓；（2）根據硅片處理，將晶圓分割成一些更小的裸片；（3）基於已知合格芯片（KGD）的整個工作流程，確保質量；（4）將裸片結合基板以及其他的封裝材料共同封裝；（5）對完成封裝的芯片以及基板進行統一的測試；（6）在完成階段，英特爾會確保整個芯片包括封裝都會正常運行，然後它交付給客戶了。
此外，英特爾擁有完整的表面貼裝技術（SMT）開發線，可確保所有封裝在交付客戶前經過完整組裝和測試。
英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi
以上便是英特爾全部分裝技術的簡單彙總。Babak Sabi稱這是他們團隊所負責的部分，並展示了一個非常小的芯片封裝，裸片上疊了三層，包括CPU、底層裸片、上層存儲器單元。筆者突然有一種將此芯片鑽個孔，串上線，戴在脖子上的衝動。直男改變世界。
Babak Sabi總結道：“在異構集成時代的英特爾的IDM擁有無與倫比的優勢。其次我們的開發方案關注整體，而且又非常全面。我們希望所有的產品都可以非常輕鬆地集成在客戶的平臺上。”
三大核心
在解析會上，英特爾提出三大技術開發目標——低延時、高互連速度、高性能。其中的核心部分就是1，輕薄/小巧的客戶端封裝；2，高速信號；3，互連微縮——密度和間距。
關於輕薄/小巧，據英特爾院士兼技術開發部聯合總監Ravi Mahajan介紹，傳統的PCB集成中，有限的互連密度帶來有限的帶寬，長互連使得功率增大，還有一個大尺寸的外形，而異構封裝可以擁有更小的系統面積、更加的電壓調節效率/負載線、高速信號、降低數據時延以及多種節點混合集成。
英特爾院士兼技術開發部聯合總監Ravi Mahajan
Ravi Mahajan舉例稱，一個包含CPU、GPU、電壓調節器等器件的內存子系統一般大小為4000平方毫米，而使用異構封裝，則不到700平方毫米。英特爾在2014年基於PCB板的封裝厚度為100微米左右，2015年開始實現無核技術，未來英特爾將實行無核、嵌入式橋接技術，可以讓系統變得更薄，讓芯片尺寸更小。
關於高速信號，信號傳輸會受到金屬表明粗糙度影響，使得信號被損耗。英特爾通過電介質材料發明和金屬表面粗糙度降低損耗，使用路由/平面模板和電介質堆棧設計IP技術來實現高速信號。
目前，英特爾通過先進封裝技術已經使得帶寬達到112Gbps，未來有望突破224Gdps。
關於高密度、高帶寬互連方面，英特爾介紹了3D互連概念，即兩個裸片堆疊在一起。如今高帶寬、低功耗、“寬且慢”的並行鏈路推動了對高密度裸片間互連的需求。Ravi Mahajan稱，通過良好的設計，可以把整個能耗降低10%左右。這背後必須先進封裝來配合。
在分析裸片間IO界面相關參數時，Ravi Mahajan拿出了一張與臺積電對比的表格。2014年推出了AIB高級互連走線。每平方毫米Shoreline帶寬密度可以達到130，Areal帶寬密度可以達到150。同時針腳速度會達到2.0Gbps，物理層的能耗效率是0.85。臺積電LIPINCON2的針腳速度可以達到8.0，但是它的Shoreline帶寬密度和Areal帶寬密度分別是67和198。Ravi Mahajan表示：“英特爾可以在同樣的帶寬密度條件下在功耗上做得更低，這是我們在內部測試所得出的結果，也是英特爾MDIO的第一代產品。”
從2D到3D，英特爾都有技術積累和佈局。解析會上英特爾提到了幾個技術名詞。
1，EMIB
（Embedded Multi-Die Interconnect Bridge，嵌入式多核心互聯橋接）
封裝技術理念跟2.5D封裝類似，EMIB 的概念就是允許將不同製程的組件拼湊在一起，來達成更高的性價比的目的。 例如在處理器中，電路部分用不到那麼先進製程，那就依舊採用 22 納米制程生產即可，而承擔核心任務的芯片部分，由於需要較高的效能與較低的耗電量，則使用 10 納米或者 14 納米制程來製造。
2，Foveros
高密度3D封裝，將多芯片封裝從單獨一個平面，變為立體式組合，從而大大提高集成密度，可以更靈活地組合不同芯片或者功能模塊。Ravi Mahajan表示，現在其間距可做到50微米，英特爾已有先進技術可將其做到10微米甚至更小，這取決於系統的設計方法，每平方毫米IO則可以從400到10000來進行選擇。
3，Co-EMIB
Co-EMIB是結合EMIB與Foveros的新封裝技術，同時可以讓芯片橫向拼接，同時每層橫向拼接都還是可以繼續疊高樓。據現場介紹，2D的EMIB現在可以做到55微米，英特爾現在可以做到30-45微米。Foveros現在常規做到50微米，但是在有無焊料的情況下，英特爾已經可以做到20-35或者低於20微米。
Ravi Mahajan總結稱，EMIB、 Foveros和Co-EMIB是構建高密度MCP的關鍵基礎技術。
為未來儲備
英特爾封裝研究事業部組件研究部首席工程師Adel Elsherbini詳細介紹了英特爾內部為未來封裝技術開發所做的準備。
英特爾封裝研究事業部組件研究部首席工程師Adel Elsherbini
Adel Elsherbini表示，封裝互連技術有兩種主要的方式，一種是把主要的相關功能在封裝上進行集成。其中一個就是把電壓的調節單元從母板上移到封裝上，通過這種方式實現全面集成的電壓調節封裝。另外一個是我們稱之為SOC片上系統分解的方式，我們會把具備不同功能屬性的小芯片來進行連接，並放在同一封裝裡，通過這種方法我們可以實現接近於單晶片的特點性能和功能。
關於具體的微縮方向，英特爾一共提到三種，1，用於堆疊裸片的高密度垂直互連，它可以大幅度的提高帶寬，同時也可以實現高密度的裸片疊加；2，全局的橫向互連。在未來隨著小芯片使用的會越來越普及，未來在小芯片集成當中保證更高的帶寬；3，全方位互連，通過全方位互連可以實現之前所無法達到的3D堆疊帶來的性能。
其中提到幾個關鍵技術詞彙，分別如下：
1，高密度垂直互連（BUMPS/mm2）
主要是靠每平方毫米有多少個橋凸來進行界定。隨著間距越來越小，信號傳導距離會越來越短，高密度垂直互連會帶來巨大的優勢，因為具體的信號傳導速度更快，時間更短，中間的串擾會更少。
英特爾的混合鍵合技術（非焊料的焊接技術），從頂部晶圓拋光，到單切、清潔，再到底部晶圓操作。整套工藝流程幫助英特爾實現並排互連的橋凸。
2，全橫向互連（引線/mm）
用每毫米的引線數量來衡量全橫向互連。橫向互連最需要考慮的就是直線間距，隨著直線間距越來越短，我們在同樣面積下就可以安裝更多硅片，同時信號之間的傳導距離也會越來越短。
如今基本上會使用硅後端佈線的內容來實現，對此，Adel Elsherbini表示，使用有機中介層會是更好的方案，因為它比硅的成本更低。但是用有機物中介層會有一個巨大的弱勢，它必須進行激光鑽孔，也就是需要比較大的焊盤。導致密度就會受限，進而影響其性能。
為了解決這一挑戰，英特爾開發了基於光刻定義的無未對準通孔（ZMV），可實現導線和通孔寬度的一致，這樣就不需要焊盤進行連接，也不會犧牲傳導速度。
3，全方位互連（ODI）
常規的疊加方式下，基礎裸片要大於上面疊加的所有小芯片的總和，通過ODI技術可以改變這一點，使得兩者之間更好的協調，上下做到面積統一。
其中包括三大優勢：1，上下的基礎裸片之間的帶寬速度依然還是非常快；2，上面的小芯片也可以直接獲得封裝的供電，而並不需要中間的通孔，可以給帶來供電的優勢；3，全方位互連（ODI）技術中的基礎裸片不用比上方搭載小芯片的面積總和更大。
解析會上英特爾全面解讀了公司封裝技術的過去現在和未來，看完後，也許你和我一樣，是不是早就忘掉製程這件事？
END
"相關推薦
