三星電子半導體事業部今天在美國聖克拉拉舉行三星代工論壇上，公佈三星最新未來幾年的工藝製程路線圖，8、7、6、5、4nmFinFET工藝全都上場了，到了2020年左右，三星將會把硅半導體工藝推進到了4nm的極限值，同時將會發展FD-SOI全耗盡型絕緣體上硅工藝。這個藍圖真的是描繪得雄心壯志，三星將要引領半導體行業？
根據三星官方發佈的新聞稿我們可以瞭解到的情況：
8nm Low Power Plus：稱之為使用EUV（極紫外光刻）技術之前最具競爭力的工藝，這個工藝是基於目前的10nm改而來，8nm LPP工藝可以提供更好的性能表現以及更高邏輯門密度，由於技術難度較小加之是改進型工藝，今年年底將會率先試產。
7nm Low Power Plus：該工藝可以說是有了翻天覆地的變化，終於用上了EUV技術（意味著EUV技術將同時成熟）。在這個節點上，三星將會與全球唯一能生產EUV光刻機的ASML公司保持緊密合作，採購的EUV光刻機將會同時到位進行生產。在啟用EUV技術節點上，三星和持保守態度的Intel一樣，都是選擇了7nm，今後所有的工藝都需要用上EUV技術才能生產，而研發、試產日程已經被三星提前至2018年。
6nm Low Power Plus：時間到了2019年，三星將會使用自己的解決方案，在7nm工藝上繼續改進，獲得更低功耗的芯片。
5nm Low Power Plus：三星計劃在2019年快步小走，繼續將工藝推進至5nm水平，將會進一步擴展FinFET的物理尺度結構，同時兼顧低功耗表現。
4nm Low Power Plus：將會是另一個轉接點，將會採用全新的Multi Bridge Channel FET結構（簡稱MBCFET，多溝道場效應管），MBCFET是三星開發的專屬技術，獨特GAAFET(邏輯門環繞場效應晶體管)技術，使用二維納米片晶克服物理擴展以及FinFET架構性能的侷限性。這個歷史性轉變將會在2020年實現，也就是說我們目前主流的14nm工藝將會在不到3年時間縮減至4nm水平，科技真讓人著迷。
FinFET和FD-SOI就像是孿生兄弟，FinFET是老大，永遠領先一步，而FD-SOI則是像一個不緊不慢的弟弟，緊跟著時代的步伐。三星沒有厚此薄彼，FD-SOI在其手上還是有很大發展空間。
2016年就實現了28nm FD-SOI工藝，而今年將會使用該工藝應用在射頻芯片上，例如說是GPS芯片，因為FD-SOI在製造射頻芯片、磁性隨機存儲芯片上有得天獨厚的優勢，2018年將會用在三星自行研發的eMRAM上，2019年則會將工藝提升至18nm水平，2020年應用到RF、eMRAM芯片上。
總的來說，三星的“餅”畫得非常大，工藝推進速度遠超我們認知的水平，而且三星半導體市場總監Kelvin Low表示，這個藍圖並不是天馬行空，而且三星確確實實能在預期的時間點上實現。
小編表示，三星有錢真好，先不說ASML每臺EUV光刻機售價超過一億美元，單單是ASML每年僅僅能生產12臺EUV光刻機的速度就能讓大部分的半導體企業歇菜，而三星早就一年前買下了第一臺EUV機器，而且今年的ASML生產線已經滿負荷運作，其他半導體企業有錢想買也只能等來年，而且還要經歷安裝調試長達1年的產線建設期，三星可謂是搶佔先機。
相關推薦
