CPU集成電路晶體管從2250個到69億個!!

自晶體管1947年首顆晶體管誕生於貝爾實驗室,大大加快了計算機的進程,英特爾創始人的摩爾定律“集成電路所包含的晶體管每18個月就會翻一翻”。之後芯片內的集成電路確實也證實了這一句話。但是隨著晶體管數量的增加,會導致二氧化硅絕緣層變薄從而洩露更多的電流,增加額外功耗,漏電會導致性能提升受阻,以及計算機的設計,功耗,噪聲等諸多問題,為了解決這一問題,英特爾首度引入High-k技術。並於2007年,首次推出45納米的工藝處理器,明顯改善了晶體管耗電量並且控制了漏電問題。

從4004的10微米,集成2250個晶體管,到現在的7納米工藝的A12、麒麟980的69億個晶體管,科技發展也是越來越快。 在7nm之後,臺積電的下一站將衝刺5nm,據AnandTech稱,和初代7nm工藝相比,5nm製程可以縮小晶體管體積45%,性能提升15%,功耗降低20%。5nm EUV工藝將於2019年4月進行小規模的試產。

CPU集成電路晶體管從2250個到69億個!!

4004

CPU集成電路晶體管從2250個到69億個!!

A12

CPU集成電路晶體管從2250個到69億個!!

980

CPU製造納米工藝。是指IC內電路與電路之間的距離。主要是指柵極線寬為準當然也伴隨晶體管本身的縮小,電流由source源極流向drain漏極,而柵極控制著電流的開關,而開關代表的就是數字世界的基礎1和0。

柵極線寬縮小的好處:通電距離短,通電時間縮短功耗降低。,相同面積的晶圓上可以集成更多的晶體管,性能提升

負面效應:漏電增加,功耗密度增大,相同的面積塞入更多的晶體管,會讓發熱更加集中,因此對於設備的散熱要求比較高,雖然功耗降低了,但是熱量不能夠及時的散發出去,導致溫度上升很快。

當然這只是其中影響性能的部分因素,還有工藝上製作的其他方面的問題比如封裝,工藝品本身的良品率問題等。

不足之處歡迎留言評論發表不同意見

相關推薦

推薦中...