一個由AMD、谷歌、IBM、美光和Mellanox Technologies共同發起的組織在近日舉行的FMS閃存峰會上正式宣佈了被成為"開放式相干加速器處理器接口"的OpenCAPI總線標準。在這個開放式總線協議中使用串行傳輸取代了當前DDR4內存使用的並行傳輸模式。
一個由AMD、谷歌、IBM、美光和Mellanox Technologies共同發起的組織在近日舉行的FMS閃存峰會上正式宣佈了被成為"開放式相干加速器處理器接口"的OpenCAPI總線標準。在這個開放式總線協議中使用串行傳輸取代了當前DDR4內存使用的並行傳輸模式。
引腳數量大為減少是串行傳輸的一個優勢，從PATA到SATA信號線纜的數量從80個降低到7個，而DDR4的280餘個引腳也將在OpenCAPI接口中被減少到75個，並提供與DDR4-3200MHz相同的25GB/s傳輸帶寬。
一個由AMD、谷歌、IBM、美光和Mellanox Technologies共同發起的組織在近日舉行的FMS閃存峰會上正式宣佈了被成為"開放式相干加速器處理器接口"的OpenCAPI總線標準。在這個開放式總線協議中使用串行傳輸取代了當前DDR4內存使用的並行傳輸模式。
引腳數量大為減少是串行傳輸的一個優勢，從PATA到SATA信號線纜的數量從80個降低到7個，而DDR4的280餘個引腳也將在OpenCAPI接口中被減少到75個，並提供與DDR4-3200MHz相同的25GB/s傳輸帶寬。
像SATA接口一樣，串行的內存接口可以同時連接多個不同類型的記憶體，包括DRAM內存和斷電後不丟數據的SCM存儲級內存。
一個由AMD、谷歌、IBM、美光和Mellanox Technologies共同發起的組織在近日舉行的FMS閃存峰會上正式宣佈了被成為"開放式相干加速器處理器接口"的OpenCAPI總線標準。在這個開放式總線協議中使用串行傳輸取代了當前DDR4內存使用的並行傳輸模式。
引腳數量大為減少是串行傳輸的一個優勢，從PATA到SATA信號線纜的數量從80個降低到7個，而DDR4的280餘個引腳也將在OpenCAPI接口中被減少到75個，並提供與DDR4-3200MHz相同的25GB/s傳輸帶寬。
像SATA接口一樣，串行的內存接口可以同時連接多個不同類型的記憶體，包括DRAM內存和斷電後不丟數據的SCM存儲級內存。
新的內存架構能夠使用更少的引腳數帶來更高的存儲帶寬，IBM去年就已宣佈會在Power 9中採用OpenCAPI內存接口。此外，單通道的OpenCAPI接口在邊緣計算以及嵌入式應用中也能使用發揮更低引腳數量的優勢。不過內存體系的變化是一項結構大改，儘管AMD也是OpenCAPI的成員之一，在沒有JEDEC支持的情況下OpenCAPI是否會出現在個人電腦當中還尚未可知。
相關推薦
