SAR ADC採樣保持時間和採樣電流理論計算

SAR ADC，即逐次逼近寄存器型(SAR)的模擬數字轉換器(ADC)是採樣速率低於5Msps的中等至高分辨率應用的常見結構。SARADC的分辨率一般為8位至16位，具有低功耗、小尺寸等特點。SAR型的ADC拓撲結構如圖1所示。

圖1 SAR ADC等效模型

上圖中採樣電容Csh的起始電壓為Vsh0，該電壓與上一次轉換電壓、接地電壓或VREF電壓相等（具體由ADC內部結構決定）。斷開S2同時閉合S1，則完成一次信號採樣。S1閉合後，採樣電容Csh電壓變為Vin。Vin通過開關S1及Rs1從電壓電源處獲得電荷，即進行充電。該過程結束後，Csh發生變化，Vcsh等於Vin。採樣時間內採樣電容電壓變化曲線如圖2所示。

圖2 採樣電容電壓變化

本文以ADI的某型SAR ADC 為例：

該芯片為典型的SAR型ADC芯片，其模擬輸入結構的等效電路如圖3。電容C1約為4pF，等效於引腳的電容；電阻R1為內部的集總元件，由開關（即採樣保持開關）的導通電阻組成，約為25R。電容C2是ADC採樣電容，一般約為10pF。

圖3 AD等效模型

如果單獨考慮ADC輸入，則ADC輸入帶寬取決於內部採樣電容Csh及開關電阻Rs1，根據時間常數τ =Rs1Csh可以得出該系統的穩定時間。SAR ADC的最小採樣時間是由採樣精度所決定的。

根據電容階躍響應公式：

其中：

Vcsh(t)為採樣時間內採樣電容Csh兩端電壓；

Vcsh(t0)為採樣時間起始點採樣電容Csh兩端電壓；

Vin為ADC輸入電壓；

τ為採樣時間常數，等於Rs1xCsh；

t為時間變量，單位為秒。

假設，ADC的精度為1/2最小有效位（LSB），則需要在採樣時間內對Csh充電應滿足：

其中：Vcsh為採樣週期終止點採樣電容Csh兩端電壓；taq為採樣時間。

其中FSR為N位ADC的量程。由公式1/2/3，將Vsh0代替Vcsh(t0)可得如公式4：

推導可得采樣時間公式為：

綜上，根據AD芯片手冊可知s1=25，Csh=10pF，量程FSR=20V，N=16，採用最差採樣條件即VIN=10V，Vsh0=0V。可計算AD芯片的採樣在1/2最小有效位（LSB）精度時的採樣穩定時間（採樣保持）係數為：

根據公式7可以粗略估算採保電容穩定時間內電流i=10pF×10/2.78ns=35mA，根據電容充電曲線可知在採保電容穩定時間內電流是逐漸變小，那麼在充電的初始階段，採保電容的充電電流肯定會遠大於35mA。

因此在設計SAR ADC電路時，必須要考慮到採保電容的充電電流對前級電路穩定的影響，下篇文章將分享SAR ADC前級電路的設計經驗。